中规模组合逻辑集成电路及应用

（3-1）§5.1编码器

编码对于我们并不陌生，像电话号码、邮政编码等，但这些都是用十进制数表示的编码。在数字电路中，用二进制实现编码要比用十进制实现容易得多，所以在数字电路中，一般用的是二进制编码。

编码器---具有编码功能的逻辑电路（有若干个输入，在某时刻只有一个输入信号被转换为二进制码）编码器译码器某种信号二进制代码

译码编码（编码和译码是互为可逆的相反过程）（3-2）1)编码器(Encoder)的概念与分类编码：赋予二进制代码特定含义的过程称为编码如：8421BCD码中，用1000表示数字8如：ASCII码中，用1000001表示字母A等编码器：具有编码功能的逻辑电路。（3-3）能将每一个需要编码的输入信号变换为不同的二进制代码输出

如8线-3线编码器：将8个输入的信号分别编成

8个3位二进制数码输出。如BCD编码器：将10个编码输入信号分别编成

10个4位二进制码输出。编码器的逻辑功能：1)编码器(Encoder)的概念与分类（3-4）编码器的分类：普通编码器和优先编码器。普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。1)编码器(Encoder)的概念与分类（3-5）编码器示意图为：(称为N/n线编码器)I0I1IN-1Y0Y1Yｎ-1ＮｎN为输入信号个数，n为输出编码位数，则必有如下关系成立:

2n

≥N

(取其最小整数）（3-6）例：设计一个4/2线编码器，其功能表如下：

输入输出I0I1I2I3Y1Y000000010001001010000111

编码器为高电平输入有效其逻辑表达式如下所示

信号编码

I000I101I210I311（3-7）（3-8）也可用如下逻辑图表示：I3I2I1I0Y1Y0≥1&&11I0I11&&11I2I3（3-9）当所有的输入都为1或0时，Y1Y0=？Y1Y0=00无法输出有效编码。结论：普通编码器不能同时输入两个以上的有效编码信号I2=I3=1,I1=I0=0时，Y1Y0=？Y1Y0=00（3-10）

优先编码器

优先编码器的提出：

实际应用中，经常有两个或更多输入信号同时有效。

必须根据轻重缓急，规定好这些外设允许操作的先后次序，即优先级别。

识别多个编码请求信号的优先级别，再进行相应编码的逻辑部件称为优先编码器。（3-11）☆

优先编码器线(4─2线优先编码器)（设计）（1）列出功能表输入输出I0I1I2I3Y1Y0100000×10001××1010×××111高低（2）写出逻辑表达式（3）画出逻辑电路（略）输入编码信号高电平有效，输出为二进制代码输入编码信号优先级从高到低为I0I3~输入编码信号为I3

I0输出为Y1Y03321IIIY+=33210IIIIY+=（3-12）☆

键盘输入8421BCD码编码器（分析）代码输出使能标志编码输入

（3-13）

输入输出S0S1S2S3S4S5S6S7S8S9ABCDGS

111111111100000

111111111010011

111111110110001

111111101101111

111111011101101

111110111101011

111101111101001

111011111100111

110111111100101

101111111100011

011111111100001

该编码器为输入低电平有效键盘输入8421BCD码编码器功能表

（3-14）4000系列CMOS集成电路优先编码器

CD4532的示意框图、引脚图

集成电路编码器（3-15）CD4532电路图（3-16）

优先编码器CD4532功能表输入输出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOL××××××××LLLLLHLLLLLLLLLLLLHHH×××××××HHHHLHLH××××××HHLHLHLLH×××××HLHHLHLLLH××××HLLHLHLLLLH×××LHHHLHLLLLLH××LHLHLHLLLLLLH×LLHHLHLLLLLLLHLLLHL为什么要设计EI、GS、EO端？（3-17）用二片CD4532构成16线-4线优先编码器,其逻辑图如下图所示，试分析其工作原理。。00

00000无编码输出0（3-18）。1100000若无有效电平输入0111哪块芯片的优先级高？1若有有效电平输入（3-19）。1010000若有效电平输入1111（3-20）译码器的分类：

译码：译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号.(即电路的某种状态)

译码器的概念与分类译码器：具有译码功能的逻辑电路称为译码器。唯一地址译码器代码变换器将一系列代码转换成与之一一对应的有效信号。将一种代码转换成另一种代码。二进制译码器二—十进制译码器显示译码器常见的唯一地址译码器：4.4.2

译码器/数据分配器（3-21）&&&&A1A02-4线译码器74LS139的内部线路输入控制端输出11111（3-22）74LS139的功能表“ˉ”表示低电平有效（见P121）输入输出（3-23）74LS139管脚图一片139内包含两个2-4译码器（3-24）例：利用译码器将采样数据分时送入计算机。2-4线译码器ABCD三态门三态门三态门三态门总线（3-25）000工作原理：（以A0A1=00为例）数据脱离总线2-4线译码器ABCD三态门三态门三态门三态门总线全为1（3-26）74HC138(74LS138)集成译码器引脚图逻辑图（3-27）74HC138集成译码器逻辑图（3-28）74HC138集成译码器功能表LHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHH×××××LHHHHHHHH×××HX×HHHHHHHH××××H×A2E3输出输入A1A0（3-29）LHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHH×××××LHHHHHHHH×××HX×HHHHHHHH××××H×A2E3输出输入A1A0（3-30）1、已知下图所示电路的输入信号的波形试画出译码器输出的波形。译码器的应用（3-31）2、译码器的扩展用74X139和74X138构成5线-32线译码器（3-32）~3线–8线译码器的含三变量函数的全部最小项。Y0Y7基于这一点用该器件能够方便地实现三变量逻辑函数。3、用译码器实现逻辑函数。...当E3=1，E2=E1=0时（3-33）用一片74HC138实现函数首先将函数式变换为最小项之和的形式在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数.（3-34）4.用译码器实现数据分配器

010当ABC=010时，Y2=DCBA（3-35）

集成二–十进制译码器－7442功能：将8421BCD码译成为10个状态输出。（3-36）功能表十进制数BCD输入输出A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y90LLLLLHHHHHHHHH1LLLHHLHHHHHHHH2LLHLHHLHHHHHHH3LLHHHHHLHHHHHH4LHLLHHHHLHHHHH5LHLHHHHHHLHHHH6LHHLHHHHHHLHHH7LHHHHHHHHHHLHH8HLLLHHHHHHHHLH9HLLHHHHHHHHHHL对于BCD代码以外的伪码（1010～1111这6个代码）Y0～Y9均为高电平。

集成二–十进制译码器——7442（3-37）显示译码器二-十进制编码显示译码器显示器件在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。（3-38）显示器件：常用的七段显示器件abcdefg（3-39）

七段显示译码器（1）最常用的显示器有：半导体发光二极管和液晶显示器。共阳极显示器共阴极显示器abcdfge显示器分段布局图（3-40）显示器件：常用的七段显示器件（共阴接法）abcdfgabcdefg111111001100001101101e

（3-41）显示译码器：11474LS49BCBIDAeabcdfgUccGND74LS49的管脚图（14脚）消隐控制端（3-42）功能表（简表）输入输出显示DABIag10XXXX0000000消隐8421码译码显示字型完整的功能表可参考相应的参考书。（3-43）74LS49与七段显示器件的连接：bfacdegbfacdegBIDCBA+5V+5V74LS49是集电极开路，必须接上拉电阻74LS49（3-44）常用的集成七段显示译码器----------CMOS七段显示译码器74HC4511

（3-45）LTHHLHHHHHLLHHHL9HHHHHHHLLLHHHL8LLLLHHHHHHLHHL7HHHHHLLLHHLHHL6HHLHHLHHLHLHHL5HHLLHHLLLHLHHL4HLLHHHHHHLLHHL3HLHHLHHLHLLHHL2LLLLHHLHLLLHHL1LHHHHHHLLLLHHL0gfedcba字形输出输入十进制或功能D3D2D1D0BLLECMOS七段显示译码器74HC4511功能表（3-46）**××××HHH锁存熄灭LLLLLLL××××HL×灭灯HHHHHHH××××L××灯测试熄灭LLLLLLLHHHHHHL15熄灭LLLLLLLLHHHHHL14熄灭LLLLLLLHLHHHHL13熄灭LLLLLLLLLHHHHL12熄灭LLLLLLLHHLHHHL11熄灭LLLLLLLLHLHHHL10LTgfedcba字形输出输入十进制或功能BLLED3D2D1D0CMOS七段显示译码器74HC4511功能表(续)（3-47）例由74HC4511构成24小时及分钟的译码电路如图所示，试分析小时高位是否具有零熄灭功能。（3-48）5.3数据选择器从一组数据中选择一路信号进行传输的电路，称为数据选择器。A0A1D3D2D1D0W控制信号输入信号输出信号数据选择器类似一个单刀多投开关。究竟选择哪一路信号，则由相应的控制信号决定。（3-49）从n个数据中选择一路传输，称为一位数据选择器。从m组数据中各选择一路传输，称为m位数据选择器。W3X3Y3W3X2Y2W3X1Y1W3X0Y0A控制信号四位二选一选择器（3-50）4选1数据选择器2位地址码输入端使能信号输入端，低电平有效1路数据输出端（1）逻辑电路数据输入端（3-51）（2）工作原理及逻辑功能00I3011011=1=00××1YS0S1E地址使能输出输入功能表0 0 0 I00 0 1 I10 1 0 I20 1 1 I3（3-52）四选一集成数据选择器74LS153功能表控制端（3-53）74LS151功能框图D7YYE74HC151D6D5D4D3D2D1D0S2S1S02、集成电路数据选择器8选1数据选择器74HC151（3-54）2、集成电路数据选择器2个互补输出端8路数据输入端1个使能输入端3个地址输入端74LS151的逻辑图（3-55）输入输出使能选择YYES2S1S0HXXXLHLLLLD0LLLHD1LLHLD2LLHHD3LHLLD4LHLHD5LHHLD6LHHHD73、74LS151的功能表当E=1时，Y=0。当E=0时（3-56）八选一集成数据选择器74LS151功能表

（3-57）用两片74LS151构成十六选一数据选择器•••D0D7•••A0A1A2•••D0D7•••A0A1A2&A0A1A2A3D8D15

D0D7

=0D0D7=1D0D7（3-58）用两片74LS151构成十六选一数据选择器•••D0D7•••A0A1A2•••D0D7•••A0A1A2&A0A1A2A3D8D15

D0D7

=1D8D15=1D8D15（3-59）①数据选择器组成逻辑函数产生器控制Di，就可得到不同的逻辑函数。当D0=D3=D5=

D7=0D1=D2=D4=

D6=1时：当D0=D3=D5=

D7=1D1=D2=D4=

D6=0时：D7YYE74LS151D6D5D4D3D2D1D0S2S1S0当E=0时：（3-60）比较Y与L，当

D3=D5=D6=D7=1D0=D1=D2=D4=0时，D7E74HC151D6D5D4D3D2D1D0S2S1S0LYXYZ10Y=L例试用8选1数据选择器74LS151产生逻辑函数解:（3-61）利用8选1数据选择器组成函数产生器的一般步骤a、将函数变换成最小项表达式b、将使器件处于使能状态c、地址信号S2、S1

、S0

作为函数的输入变量d、处理数据输入D0~D7信号电平。逻辑表达式中有mi,则相应Di=1，其他的数据输入端均为0。总结:（3-62）用两片74151组成二位八选一的数据选择器②

数据选择器的扩展位的扩展（3-63）字的扩展将两片74LS151连接成一个16选1的数据选择器，（3-64）

③实现并行数据到串行数据的转换（3-65）数据分配器：相当于多输出的单刀多掷开关，是一种能将数据分时送到多个不同的通道上去的逻辑电路。数据分配器示意图5.4数据分配器（3-66）74HC138集成译码器功能表LHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHH×××××LHHHHHHHH×××HX×HHHHHHHH××××H×A2E3输出输入A1A0（3-67）输入输出E3E2E1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7LLXXXXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHHHDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD用74HC138译码器作为数据分配器时的功能表（3-68）用译码器实现数据分配器

010当ABC=010时，Y2=DCBA（3-69）5.5数字比较器比较器的分类：（1）仅比较两个数是否相等。（2）除比较两个数是否相等外，还要比较两个数的大小。第一类的逻辑功能较简单，下面重点介绍第二类比较器。（3-70）（1）一位数值比较器功能表（3-71）（3-72）逻辑表达式逻辑图（3-73）ABA>BA<BA=B逻辑图逻辑符号A=B&&≥1ABA<BA>B

11（3-74）（2）多位数值比较器比较原则：A.先从高位比起,高位大的数值一定大。B.若高位相等,则再比较低位数,最终结果由低位的比较结果决定。请根据这个原则设计一个两位数的比较器（3-75）A、B两个多位数的比较：AiBi两个本位数（A>B）i-1（A=B）i-1（A<B）i-1低位的比较结果（A>B）i（A=B）i（A<B）i比较结果向高位输出（3-76）每个比较环节的功能表（3-77）4位数值比较器真值表（3-78）四位集成电路比较器74LS85A3B2A2A1B1A0B0B3B3(A<B)L(A=B)L(A>B)LA<BA=BA<BGNDA0B0B1A1A2B2A3UCC低位比较结果向高位输出(A<B)L(A=B)L(A>B)LA<BA=BA<B（3-79）例：七位二进制数比较器。（采用两片85）（A>B）L（A<B）LA>BA=BA<BA5B5A4B400A6B6（A=B）L（A>B）L（A<B）LA>BA=BA<BA1B1A0B0A3B3A2B2（A=B）L?010?74LS8574LS85（3-80）5.6加法器11011001+举例：A=1101,B=1001,计算A+B011010011（3-81）加法运算的基本规则：（1）逢二进一。（2）最低位是两个数最低位的相加，不需考虑进位。（3）其余各位都是三个数相加，包括加数、被加数和低位来的进位。（4）任何位相加都产生两个结果：本位和、向高位的进位。（3-82）（1）半加器：半加运算不考虑从低位来的进位A---加数；B---被加数；S---本位和；C---（向高位的）进位。真值表（3-83）真值表（3-84）逻辑图半加器ABCS逻辑符号=1&ABSC

（3-85）（2）全加器：an---加数；bn---被加数；cn-1---低位的进位；sn---本位和；cn---向高位的进位。逻辑状态表见下页

相加过程中，既考虑加数、被加数又考虑低位的进位位。（3-86）（3-87）半加和：所以：