2023年研究生类研究生入学考试专业课计算机学科专业综合基础-组成原理历年高频考题带答案难题附详解

2023年研究生类研究生入学考试专业课计算机学科专业综合基础-组成原理历年高频考题带答案难题附详解（图片大小可自由调整）第1卷一.历年考点试题黑钻版(共50题)1.设浮点数阶的基数为8，在下列浮点数中，______是规格化数。A.11.111100B.00.000111C.11.101010D.11.1111112.虚拟存储器中，页面的大小不能太小，也不能太大，为什么?3.在补码一位乘中，若判断位YnYn+1=01，则应执行的操作为______。A.原部分积加[-x]补，然后右移一位B.原部分积加[x]补，然后右移一位C.原部分积加[-x]补，然后左移一位D.原部分积加[x]补，然后左移一位4.DMA接口中通常应包括哪些逻辑部件?各自的功能是什么?5.在补码的加减法中，用两位符号位判断溢出，两位符号位SS1SS2=10时，表示______。A.结果为正数，无溢出B.结果正溢出C.结果负溢出D.结果为负数，无溢出6.用2K×4位/片的RAM存储芯片构成一个8KB的存储器，地址总线为A15(高位)～A0(低位)，数据总线D7(高位)～D0(低位)，控制读/写信号线。请写出片选逻辑式，画出芯片级连逻辑图，注意各信号线。7.假定一个存储器系统支持四体交叉存取，某程序执行过程中访问地址序列为3，9，17，2，51，37，13，4，8,41，67，10，则哪些地址访问会发生体冲突?8.某32位微型机地址码为22位，使用256K×16位的SRAM芯片组成其存储系统，下列译码器中最合适的是______。A.3-8译码器B.4-16译码器C.5-32译码器D.6-64译码器9.某计算机的主存地址位数为32位，按字节编址。假定数据Cache中最多存放128个主存块，采用4路组相联方式，块大小为64B，每块设置了1位有效位。采用一次性写回策略，为此每块设置了1位“脏位”。要求：

1)分别指出主存地址中标记(Tag)、组号(Index)和块内地址(Offset)3部分的位置和位数。

2)计算该数据Cache的总位数。10.下列关于DRAM和SRAM的说法中，错误的是______。

Ⅰ．SRAM不是易失性存储器，而DRAM是易失性存储器

Ⅱ．DRAM比SRAM集成度更高，因此读写速度也更快

Ⅲ．主存只能由DRAM构成，而高速缓存只能由SRAM构成

Ⅳ．与SRAM相比，DRAM由于需要刷新，所以功耗较高A.Ⅱ、Ⅲ和ⅣB.Ⅰ、Ⅲ和ⅣC.Ⅰ、Ⅱ和ⅢD.Ⅰ、Ⅱ、Ⅲ和Ⅳ11.下列说法中，错误的是______。A.随机存储器可随时存取信息，断电后信息丢失B.在访问随机存储器时，访问时间与单元的物理位置无关C.主存储器中的信息均是不可改变的D.以上说法都错12.假设某机器有80条指令，平均每条指令由4条微指令组成，其中有1条取指微指令是所有指令公用的。已知微指令长度为32位，估算控制存储器CM容量为______。

(提示：控制存储器CM的容量为2的n次幂)A.512BB.1KBC.2KBD.4KB13.用1位奇偶校验能检测出1位主存错误的百分比为______。A.0%B.100%C.50%D.无法计算14.包括指令相关、访存操作数相关和通用寄存器组相关等这些，都是由于在机器同时解释的多条指令之间出现了对同一个单元的

要求。A.局部性相关，先写后写B.局部性相关，先读后写C.局部性相关．先写后读D.全局性相关，先读后写15.堆栈计算机中，有些堆栈零地址的运算类指令在指令格式中不给出操作数的地址，参加的两个操作数来自______。A.累加器和寄存器B.累加器和暂存器C.堆栈的栈顶和次栈顶单元D.堆栈的栈顶单元和暂存器16.下列关于异步通信中的半互锁方式的说法中，错误的是______。A.主模块发出请求信号后，不必等待从模块的回答信号即可撤销B.从模块发出回答信号后，不必等待主模块的请求信号即可撤销C.主模块的请求信号与从模块的回答信号有简单的制约关系D.半互锁方式的工作速度慢于不互锁方式，快于全互锁方式17.实现N位(不包括符号位)补码一位乘时，乘积为______位。A.NB.N+1C.2ND.2N+118.计算机系统中常常采用补码进行运算的目的是______。A.提高运算的速度B.提高运算的精度C.简化运算器的设计D.便于程序员识别数据19.下列叙述中正确的是______。A.寄存器的设置对汇编语言是透明的B.实际应用程序的测试结果能够全面代表计算机的性能C.系列机的基本特性是指令系统向后兼容D.软件和硬件在逻辑功能上是等价的20.模型机数据通路结构由CPU内总线、算逻运算部件ALU、输入选择器A和B、输出移位器、通用寄存器R0～R3、暂存器C和D、地址寄存器MAR、数据缓冲寄存器MDR、指令寄存器IR、程序计数器PC、堆栈指针SP组成。

1．模型机传送指令MOV(R0)，(SP)+；其源采用自增型寄存器间址，目的采用寄存器间址。用寄存器传送语句(如PC→MAR)拟出该指令的流程。

2．转移指令JMPX(PC)；转移地址采用相对寻址，位移量存放在现行指令所在单元的下一个单元中，以位移量地址为基准进行转移。该指令的流程如下。读懂该流程，并为每个括号选择一个正确答案。

取指周期FT：M→IR

IR的内容为______

PC+1→PC

PC的内容为______

执行周期ET：PC→MAR

MAR的内容为______

M→MDR→C

C的内容为______

PC+C→PC、MAR

MAR的内容为______

①现行指令

②下条指令

③源操作效

④位移量

⑤源地址

⑥位移量地址

⑦现行指令地址

⑧转移地址21.采用变址寻址可扩大寻址范围，则

。A.变址寄存器内容由用户确定，且在程序执行过程中不可变B.变址寄存器内容由操作系统确定，且在程序执行过程中不可变C.变址寄存器内容由用户确定，且在程序执行过程中可变D.变址寄存器内容由操作系统确定，且在程序执行过程中可变22.下列编码中，不用于表示字符的是______。A.BCDB.EBCDICC.UnicodeD.ASCII23.采用DMA方式传送数据时，每传送一个数据要占用

。A.一个指令周期B.一个微指令周期C.一个机器周期D.一个存储周期24.科学家阿兰·麦席森·图灵对计算机的发展做出的贡献是______。A.提出了“存储程序”的概念B.参与制造了世界第一台计算机C.从理论上证明了制造出通用计算机的可能性D.以上都不对25.使用组合逻辑的控制器设计控制器部件要经过哪几个阶段?26.指令系统中采用不同寻址方式的目的是

。A.实现存储程序和程序控制B.缩短指令长度，扩大寻址空间，提高编程灵活性C.可以直接访问外存D.提供扩展操作码的可能性并降低指令译码难度27.4个16K×8位的存储芯片，可设计为______容量的存储器。A.32K×16位B.16K×16位C.32K×8位D.8K×16位28.异步传输方式是指没有统一的时钟，也没有固定的时间间隔，完全依靠传送双方相互制约的“握手信号”来实现定时控制。在下列各种情况中，最应采用异步传输方式的是______。A.I/O接口与打印机交换信息B.CPU与主存交换信息C.CPU和总线交换信息D.CPU内部的各个部件29.下列有关“自陷”(Trap)异常的描述中，正确的有______。

Ⅰ．“自陷”是人为预先设定的一种特定处理事件

Ⅱ．可由“访管指令”或“自陷”的执行进入“自陷”

Ⅲ．一定是出现了某种异常情况才会发生“自陷”

Ⅳ．“自陷”发生后CPU将进入操作系统内核程序执行A.Ⅰ、Ⅱ、ⅣB.Ⅰ、Ⅲ、ⅣC.Ⅰ、ⅢD.Ⅱ、Ⅲ、Ⅳ30.用海明码来发现并纠正1位错，信息位为8位，则检验位的位数为______。A.1B.3C.4D.831.计算机使用总线结构的主要优点是便于实现积木化，其缺点是______。A.地址信息、数据信息和控制信息不能同时出现B.地址信息与数据信息不能同时出现C.两种信息源的代码在总线中不能同时出现D.以上都不对32.总线的独立请求方式的优点是______。A.速度快B.保证公平C.成本低D.接口简单33.与硬布线控制器相比，微程序控制器的特点是

。A.运行速度快B.便于设计C.不易扩充D.电路不规整34.用于科学计算的计算机中，标志系统性能的主要参数是

。A.主时钟频率B.主存容量C.MFLOPSD.MIPS35.下列关于舍入的说法，正确的是______。

Ⅰ．不仅仅只有浮点数需要舍入，定点数在运算时也可能要舍入

Ⅱ．在浮点数舍入中，只有左规格化时可能要舍入

Ⅲ．在浮点数舍入中，只有右规格化时可能要舍入

Ⅳ．在浮点数舍入中，左、右规格化均可能要舍入

Ⅴ．舍入不一定产生误差A.Ⅰ、Ⅲ、ⅤB.Ⅰ、Ⅱ、ⅤC.ⅤD.Ⅰ、Ⅳ36.计算机硬件能直接识别的语言是

。A.自然语言B.高级语言C.机器语言D.汇编语言37.关于中断和DMA，下列说法正确的是______。A.DMA请求和中断请求同时发生时，响应DMA请求B.DMA请求、非屏蔽中断、可屏蔽中断都要在当前指令结束之后才能被响应C.非屏蔽中断请求优先级最高，可屏蔽中断请求优先级最低D.如果不开中断，所有中断请求就不能响应38.采用直接寻址方式，则操作数在______。A.主存中B.寄存器中C.直接存取存储器中D.光盘中39.计算机内都使用二进制表示信息，那么还要引入十六进制和八进制的原因是______。A.节约元件B.实现方便C.可以表示更大范围的数D.用于等价地表示二进制，便于阅读和书写40.下列关于浮点数的说法中，正确的是______。

Ⅰ．最简单的浮点数舍入处理方法是恒置“1”法

Ⅱ．IEEE754标准的浮点数进行乘法运算的结果肯定不需要做“左规”处理

Ⅲ．浮点数加减运算的步骤中，对阶的处理原则是小阶向大阶对齐

Ⅳ．当补码表示的尾数的最高位与尾数的符号位(数符)相同时表示规格化

Ⅴ．在浮点运算过程中如果尾数发生溢出，则应进入相应的中断处理A.Ⅱ、Ⅲ、ⅤB.Ⅱ、ⅢC.Ⅰ、Ⅱ、ⅢD.Ⅱ、Ⅲ、Ⅳ、Ⅴ41.原码乘法是______。A.先取操作数绝对值相乘，符号位单独处理B.用原码表示操作数，然后直接相乘C.被乘数用原码表示，乘数去绝对值，然后相乘D.乘数用原码表示，被乘数去绝对值，然后相乘42.浮点数的阶码为什么通常采用移码?43.中断服务程序的最后一条指令是______。A.转移指令B.出栈指令C.中断返回指令D.开中断指令44.计算机系统采用层次化结构组成系统，从最上层的最终用户到最底层的计算机硬件，其层次化构成为______。A.高级语言机器—操作系统机器—汇编语言机器—传统机器—微程序系统B.高级语言机器—操作系统机器—传统机器—汇编语言机器—微程序系统C.高级语言机器—汇编语言机器—操作系统机器—传统机器—微程序系统D.高级语言机器—汇编语言机器—传统机器—操作系统机器—微程序系统45.下列为8位移码机器数[x]移，当求[-x]移时，______将会发生溢出。A.11111111B.00000000C.10000000D.0111111146.关于计算机指令中用到的操作数来自哪些部件，下面叙述中正确的是______。A.操作数的第1个来源和去处，可以是CPU内部的通用寄存器中的立即数B.操作数的第2个来源和去处，可以是外围设备(接口)中的一个寄存器C.操作数的第3个来源和去处，可以是内存储器中的一个设备编号D.以上3种都不正确47.某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M×8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是______。A.22位B.23位C.25位D.26位48.下列不属于程序控制指令的是______。A.无条件转移指令B.条件转移指令C.中断隐指令D.循环指令49.在下列Cache替换算法中，比较好的一种是______。A.随机法B.先进先出法C.后进先出法D.近期最少使用法50.两个6位移码111011和001101求和后的移码为______。A.001000B.011000C.101000D.111000第1卷参考答案一.历年考点试题黑钻版1.参考答案：C[解析]当基数为8时，尾数的最高3位不全为0(对于正浮点数)或者尾数最高3位不为全1(对于负浮点数)的数为规格化数。2.参考答案：虚拟存储器中，页面如果太小，虚拟存储器中包含的页面个数就会过多，使得页表的空间过大，页表本身占据的存储空间过大，则操作速度将变慢；当页面太大时，虚拟存储器中的页面个数会变少，由于主存的容量比虚拟存储器的容量少，主存中的页面个数会更少，每一次页面装入的时间会变长，每当需要装入新的页面时，速度会变慢。所以在虚拟存储器中页面太大或太小都会影响访问存储器的速度。3.参考答案：B[解析]在前面知识点讲解中，总结了该操作的简单记忆方式，即假设yi+1-yi=a，那么对应的操作就是部分积先加上a*[x]补再右移一位。

注：减[x]补，就是加上[-x]补。

此题中，yi+1-yi=1，故原部分积加[x]补然后右移一位。这里也要记住，一定是右移，不存在左移。4.参考答案：DMA卡是插接在总线插槽上的一块逻辑线路板，它的一端通过总线与计算机主存储器连接，另一端通过电缆与高速设备连接。一块功能完备的DMA卡的组成通常应包括一般通用可编程接口卡的全部组成部分，例如设备识别逻辑(片选信号)、控制/状态逻辑、数据缓冲电路、中断处理逻辑等，同时又要多出其他几个组成部分，例如主存储器的地址计数器、数据数量计数器、DMA请求线路等。

(1)主存地址计数器：存放读/写主存用到的主存地址，一批数据传送开始前，由CPU写入其初值，以后每传送一个字，该地址计数器便加1，使其指向下一个主存单元。

(2)数据数量计数器：存放传送数据的数量，通常用补码给出，由CPU写入其初值，以后每传送一个字，该计数器便加1，当计数到0时，表示这批数据传送完毕，此时DMA应向CPU发中断请求信号。

(3)DMA的控制/状态逻辑：由控制和状态等逻辑电路组成，用于修改主存地址计数器和数据数量计数器，指定传送功能(输入还是输出)，协调CPU和DMA信号的配合与同步。

(4)DMA请求(与屏蔽)触发器：接收并记忆设备送来的请求数据传送信号，该触发器的“1”输出端接到DMA的控制/状态逻辑，使其向CPU发出DMA请求信号，CPU接到这一请求信号并响应后，送回应答信号，DMA的控制/状态逻辑接到这一应答信号后便取得了总线的使用权，启动数据传送，将DMA请求触发器清“0”，为下一次的请求做好准备。

(5)数据缓冲寄存器：用于存放高速设备与主存之间交换的数据，也有的DMA卡上不设置数据缓冲寄存器，而由送出数据的一方在指定的时刻直接把数据放到数据总线上。

(6)中断机构：与通用接口中的中断逻辑电路的组成完全相同，中断请求发生在数据数量计数器计数到0值的时刻，用于向CPU报告本组数据传送完成，并等待新的传送命令。5.参考答案：C[解析]用两位符号位判断溢出时，当两个符号位不同时表示溢出，01时表示正溢出；10时表示负溢出；当两个符号位相同时(11或00)表示没有溢出。6.参考答案：(1)所需的芯片数：(8K×8)/(2K×4)=8片。

(2)每组芯片数：(2K×8)/(2K×4)=2(片)；位扩展画在横的方向，组成一个2K×8位的模块。

(3)组数：8/2=4(组)；字扩展画在竖的方向。4个2K×8位的模块按字扩展构成8K×8位的存储器，即8KB的存储器。

(4)总地址线数：此存储器的容量为8KB，需13位地址(213=8K)，选用A12～A0作为地址线。

(5)片内寻址：芯片容量均为2KB，需11位地址，用A10～A0。

(6)片外寻址：设CPU总地址线为16位，剩下A15、A14、A13、A12、A11。

方案1：用A14～A114位地址进行线选，但地址空间不连续。

方案2：通过一个2-4译码器对4个组进行选择，用A12、A11输入分别为：00，01，10，11，控制输出3～0的选择，对应的3～0作为各芯片的控制。

(7)D7～D0为8条数据线。

(8)勿忘多余引脚的处理：线选法时设A15为0，泽码方案A15、A14、A13为0且74LS139的工作便是将G端输入设置为0；还有，与CPU读/写控制线连接。7.参考答案：对于4体交叉访问的存储系统，每个存储模块的地址分布为：

Bank0：0、4、8、12、16、…

Bank1：1、5、9、13、17、…、37、…、41、…

Bank2：2、6、10、14、18、…

Bank3：3、7、11、15、19、…、51、…、67

如果给定的访存地址在相邻的四次访问中出现在同一个Bank内，就会发生访存冲突。所以17和9、37和17、13和37、8和4、41和13发生冲突。8.参考答案：B[解析]“32位微型机地址码为22位”，得出该微型机的存储系统容量为222×32位。

使用256K×32位的SRAM芯片组成222×32位的存储系统，需要(2222×32位)/(256K×16位)=32片。其中每两片位并联的方式构成256K×32位的存储体，然后用16组这样的存储体构成222×32位的存储体。然后通过译码器产生片选信号来用于存储体的选择，故最合适的是有16种输出信号的译码器，即4-16译码器，因此本题选B。9.参考答案：主存地址由标记(Tag)、组号(Index)和块内地址(Offset)3部分组成，标记字段在前，组号字段居中，块内地址字段在后。

1)因为块大小为64B，所以块内地址字段为6位；因为Cache中有128个主存块，采用4路组相联，Cache分为32组(128/4=32)，所以组号字段为5位；标记字段为剩余位，32-5-6=21位。

2)数据Cache的总位数应包括标记项的总位数和数据块的位数。每个Cache块对应一个标记项，标记项中应包括标记字段、有效位和“脏位”(仅适用于写回法)。因此，标记项的总位数=128×(21+1+1)=128×23=2944位。又由于数据块位数=128×64×8=65536位，因此数据Cache的总位数=2944+65536=68480位。

写回法指CPU在执行写操作时，被写数据只写入Cache，不写入主存。仅当需要替换时，才把已经修改过的Cache块写回到主存。如果“脏位”为“1”，则必须先把这一块写回到主存中去之后才能调入新的块；如果“脏位”为“0”，则这一块不必写回主存，只要用新调入的块覆盖掉这一块即可。10.参考答案：DSRAM和DRAM都属于易失性存储器，掉电就会丢失，故Ⅰ错误。SRAM的集成度虽然更低，但速度更快，因此通常用于高速缓存Cache，故Ⅱ错误。主存可以用SRAM实现，只是成本高，故Ⅲ错误。与SRAM相比，DRAM成本低、功耗低，但需要刷新，故Ⅳ错误。11.参考答案：C[解析]随机存储器中“随机”的意思就是，在随机存储器中存取信息和存储位置无关，即在哪里存数据和在哪里取数据都是一个时间。

主存储器可由RAM和ROM组成，其中RAM中的信息是可变的，而ROM中的信息不可改变。12.参考答案：B[解析]总的微指令条数=(4-1)×80+1=241条，每条微指令占一个控制单元，控存CM容量为2的n次幂，而241刚好小于256，所以CM的容量=256×32位=1KB。13.参考答案：B[解析]如果出现1位主存错误，则奇偶校验码一定能检测出。14.参考答案：B在流水计算机中，指令的处理是重叠进行的，当后继指令所需的操作数刚好是前一条指令的运算结果时，便发生“先读后写”的数据相关冲突，这属于局部性相关。对于非乱序流水线而言，一般不会出现先写后写和先写后读相关。15.参考答案：C[解析]零地址的运算类指令又称堆栈运算指令，参与的两个操作数来自栈项和次栈顶单元。

注意：堆栈指令的访存次数，取决于采用的是软堆栈还是硬堆栈。如果是软堆栈(堆栈区由内存实现)，对于双目运算，需要访问4次内存：取指、取源数1、取源数2、存结果。如果是硬堆栈(堆栈区由寄存器实现)，则只需在取指令时访问一次内存。16.参考答案：A[解析]半互锁方式特点：主模块的请求信号和从模块的回答信号有简单的制约关系，即主模块发出请求信号后，必须接到从模块的回答信号后才撤销请求信号，有互锁的关系。而从模块接到请求信号后，发出回答信号，但不必等待获知主模块的请求信号已经撤销，而是隔一段时间自动撤销回答信号，不存在互锁关系。17.参考答案：D[解析]补码一位乘法运算过程中一共向右移位N次，加上原先的N位，一共是2N位数值位，因乘积结果需加上符号位，故共2N+1位。18.参考答案：C[解析]计算机系统中采用补码后，减法运算可以化成加法来完成，故加减法运算可以采用同一套硬件线路实现，节省了硬件线路，简化运算器的设计，所以计算机系统常用补码进行运算。19.参考答案：C[解析]寄存器的设置对汇编语言不透明，汇编程序员要对寄存器进行直接操作。全面代表计算机性能的是实际软件的运行情况。软件和硬件在逻辑上是等效的，但不是等价的。向后兼容指的是时间上向后兼容，即新机器兼容使用以前机器的指令系统。20.参考答案：

(1)取指周期FT：M→IR，PC+1→PC

取源操作数周期ST：SP→MAR，M→MDR→C，SP+1→SP

取目的操作数周期DT：R0→MAR

执行周期ET：C→MDR，MDR→M，PC→MAR

(2)取指周期FT：M→IR

IR的内容为

①

PC+1→PC

PC的内容为

⑥

执行周期ET：PC→MAR

MAR的内容为

⑥

M→MDR→C

C的内容为

④

PC+C→PC、MAR

MAR的内容为

⑧

①现行指令

②下条指令

③源操作效

④位移量

⑤源地址

⑥位移量地址

⑦现行指令地址

⑧转移地址21.参考答案：C变址寻址方式中，把CPU中某个变址寄存器的内容与偏移量D相加来形成操作数有效地址，在于实现程序块的规律性变化，变址寄存器内容由用户确定，且在执行过程中是可变的。22.参考答案：ABCD码主要用于表示十进制数，4位二进制编码表示1位十进制数。EBCDIC和ASCII码表示的是西文字符或符号，7位二进制编码表示1个字符。23.参考答案：D采用DMA方式传送数据时，外部设备的数据已经准备好，只需对内存的访问，所以传送一个数据要占用一个存储器的存储周期。24.参考答案：C[解析]阿兰·麦席森·图灵(AlanMathisonTuring)是英国著名的数学家和逻辑学家，被称为“计算机科学之父”“人工智能之父”，是计算机逻辑的奠基者，提出了“图灵机”和“图灵测试”等重要概念。

“存储程序”的概念是美籍匈牙利科学家冯·诺依曼(J.VonNeumann)于1945年提出的，是现代计算机的理论基础。25.参考答案：(1)划分每一条指令的执行步骤，设计每一条指令的每一个执行步骤的具体操作功能。

(2)确定在实现这些功能时，相关计算机各功能部件要求使用哪些控制信号。

(3)需要选用何种具体逻辑线路，采用何种处理方案来分步骤地形成并向计算机各功能部件提供出这些控制信号。26.参考答案：B指令系统中采用不同寻址方式的目的缩短指令长度，扩大寻址空间，提高编程灵活性，这也是指令系统中设置有多种寻址方式的出发点。27.参考答案：A[解析]4个16K×8位的存储芯片构成的存储器容量=4×16K×8位=512K位或64KB，只有选项A的容量为64KB。需要注意：若有某项为128K×4位，此选项是不能选的，因为芯片为8位，不可能将字长“扩展”成4位。28.参考答案：AI/O接口和打印机之间的速度差异较大，应采用异步传输方式来提高效率。异步定时方式能保证两个工作速度相差很大的部件或设备之间可靠地进行信息交换。29.参考答案：A[解析]“自陷”(Trap)异常指的是一类人为设定的事件(故Ⅰ正确，Ⅲ错误)，在程序中事先设定一条特殊的指令，通过执行这条特殊指令，自动中止正在执行的原程序，转到一个特定的内核管理程序去执行(故Ⅳ正确)，执行完后，回到那条特殊指令后面的一条指令开始执行。这些特殊的指令称为“访管指令”或“自陷指令”(故Ⅱ正确)。30.参考答案：C[解析]在海明码中，为了达到检测和纠正1位错，则检验位的位数k应满足：2k≥n+k+1，其中n为信息位的位数，因24≥8+4+1，故需要4位。如果在纠正1位错的情况下还要能够发现2位错，则还需再增加1位检验位，即需满足2k-1-1≥n+k。31.参考答案：C[解析]在某一时刻，只允许有一个部件向总线发送信息。总线中不能同时出现两种信息源，否则会发生冲突。32.参考答案：A[解析]独立请求方式下，每个设备都有独立的总线请求线，裁决速度快。

保证公平是计数器定时查询方式的优点。

成本低和接口简单都是链式查询方式的优点。33.参考答案：B与硬布线控制器相比，微程序控制器的特点是：具有规整性、可扩展性等优点，是一种用软件方法来设计硬件的技术。它可实现复杂指令的操作控制，且极具灵活性，可方便地增加和修改指令。但由于微程序控制器采用了存储程序原理，所以每条指令都要从控存中取一次，所以影响了速度。34.参考答案：D主时钟频率和主存容量越大，系统的性能越高，但不是标志性的参数。MFLOPS是每秒百万个浮点操作．是衡量计算机系统的主要参数之一；MIPS是每秒处理的百万级的机器语言指令数，是衡量CPU速度的一个指标。35.参考答案：C[解析]舍入是浮点数的概念，定点数没有舍入的概念，故Ⅰ错误。浮点数舍入的情况有两种：对阶、右规格化，故Ⅱ、Ⅲ、Ⅳ错误。舍入不一定产生误差，如向下舍入11.00到11.0时是没有误差的，故Ⅴ正确。36.参考答案：C自然语言是人类的语言，计算机不能识别。高级语言是由一系列的语句(或函数)组成的，书写方式更接近人们的思维方式，便于编写、阅读和调试，但计算机不能直接识别，必须经过翻译后，转化为机器语言，计算机才能识别和执行。37.参考答案：A[解析]DMA请求的优先级高于中断请求，以防止高速设备数据丢失，故A正确。中断必须在CPU执行指令结束时刻才可以被响应，而DMA请求在每个机器周期结束后应可以被响应，故B错误。DMA的优先级要比外中断(非屏蔽中断、可屏蔽中断)高，故C错误。内中断是不可被屏蔽的，故即使不开中断，仍可响应内中断，故D错误。38.参考答案：A[解析]直接寻址方式是指在指令中直接给出操作数在存储器中的地址，操作数在主存储器中，指令中的地址直接作为有效地址，对存储器进行访问即可取得操作数。39.参考答案：D[解析]计算机内部在进行信息的存储、传送和运算时，都是以二进制形式来表示信息的。但在屏幕上或书本上写信息时，由于二进制信息位数多，阅读、记忆不方便，而十六进制、八进制和二进制的对应关系简单，又便于阅读、记忆和书写，因此引入十六进制和八进制，使得程序员在开发、调试程序和阅读机器内部代码时，能方便地用十六进制和八进制来等价表示二进制信息。40.参考答案：B[解析]浮点数运算的过程为对阶、尾数求和、规格化、舍入和溢出判断，本题的5个选项涉及了这5个过程。

最简单的舍入处理方法是直接截断，不进行任何其他处理(截断法)，Ⅰ错误；IEEE754标准的浮点数的尾数都是大于等于1的，所以乘法运算的结果也是大于等于1的，故不需要“左规”，Ⅱ正确；对阶的