集成电路版图设计报告

黑龙江大学电子工程学院实验报告课程名称：集成电路版图设计专业：集成电路设计与集成系统班级：学号：学生姓名：年月日考查项目详细描述分值得分格式格式是否规范5语言描述对实验目的、设计软件以及实验内容的描述是否正确5方法步骤是否了解实验的总体过程及具体步骤5电路图画法电路图结构是否正确、合理、简洁5版图设计对版图的设计是否正确，布局是否合理，面积是否最小40验证结果是否通过drc验证40合计100教师签名：201实验名称：集成电路版图设计一、实验目的：熟练掌握在虚拟机下使用cadence软件绘制集成电路版图和电路图并进行DRC验证，能够使布局布线达到最好，所用面积最小，达到最优版图设计。二、实验所涉及的软件：虚拟机软件cadenceRedHatEnterpriseLinux4-VmwareWorkstation三、实验内容：根据所给电路图进行分析并画成版图，具体参数根据华润上华科技有限公司参数完成，电路图：仿真原理图：根据电路图画成版图：四、操作方法与实验步骤：1开机后，修改系统时间为当前时间。2启动虚拟机程序3进入虚拟机主界面，选择file——open4找到cadence径向文件5单机绿色按钮Poweronthisvirtualmachine6进入红帽界面，同时按下ctrl，Alt和回车键，全屏显示，用户名：jcdl或lxb密码：1234567在桌面右键，选择第一个选项openterminal，启动命令行格式cd回车，确保最根目录下，输入icfb回车9启动cadence，选择tools——librarymanager新建库，取名后按OK按钮选择第二项，Attachtoaexistingtechfile，然后点击ok按钮。在TechnologyLibrary中选择csmc05v2,然后点击ok按钮选中新建的库new。在new中建新的cell给新的cell取名123，点击ok，出现绘制电路原理图窗口，点击一个按钮，chechandsave，然后关闭在cell和view中分别显示刚刚建好的cell，以及电路原理图。在选中new的情况下再新建cellview取相同的名然后重复刚进入cadence的步骤在cellname中，要取相同的名字。出现undefinespacdets对话框，点yes.出现版图输入界面，点击第一个save按钮，然后关闭。返回桌面，双击jcdl’shome文件夹——进入lianxi文件夹，将其中的dracula文件夹和display.drf文件拷贝到new文件下。除了命令行窗口，将所有其它窗口均关闭。进入到新库new中，然后启动cadence。在tools中选择librarymanager.在出现的窗口中选择new——123——layout或schematic，就可以进行版图和电路原理图的输入和编辑了。注意：绘制版图的时候要注意一定不要小于最小尺寸，注意要打孔的地方以及孔的类型，金属连线等。熟练使用各种快捷键，这样可以大大缩短画图所用的时间，也是职业素养的体现。画图的时候要从里向外画，以免尺寸不合适，画图过程中要认真仔细不要误操作将原有的图形删除，以免重新画浪费时间。画图之前要记住各种器件的组成，不要少画某一部分。五、drc验证及修改过程：导出版图，不要关闭之前的命令行窗口，再启动一个新的命令行窗口。修改其中的indisk=文件名.gds,primary=文件名。修改后，按ESC，再键入：wq，回到命令行窗口。键入P（大写）回车，/gdrc.rul,回车，/f回车，./回车。回到版图文件中。Tools-draculainteractive，出现DRC标签。选择DRC-setup.输入./dracula点击ok按钮。这时会出现版图出错的信息：双击layerwindow里的一个错误信息，在版图中就会显