第十一章门电路和逻辑电路

学习目标掌握常用数制的转换及逻辑函数的化简；掌握组合逻辑电路的分析及设计方法。熟悉逻辑代数的基本公式和定律；熟悉常用门电路逻辑符号、逻辑功能及逻辑表达式。了解常用集成逻辑门的特点和使用场合；了解常用组合逻辑功能器件的工作原理、特点。

第十一章门电路和组合逻辑电路9/10/20231数字电路在数字计算机、数字控制数据采集和处理、数字通讯等领域获得广泛应用。这主要基于以下优点：（1）抗干扰（0和1易于区别）；（2）高精度（凭借提高数字信号的位数）；（3）便于储存和读取；（4）基本电路结构简单，适合集成和系列化生产。从本章开始，转入数字电路。与模拟信号不同，数字信号的幅度并非连续变化，通常只有两种状态（如：电位的高与低，电流的有与无等），用符号“0”和“1”表示。将0和1按时间先后组成一定的系列，即可表征各种信息。产生和处理数字信号的电路，统称数字电路。9/10/20232第一节

数制与编码1.十进制十进制数码：0～9“逢十进一”（567.89)10＝5×102＋6×101＋7×100各位数码各位位权值基数一、常用进制＋8×10-1＋9×10-29/10/20233一般表达式:2.二进制二进制数码：0，1“逢二进一”一般表达式:系数位权9/10/202343.八进制八进制数码：“逢八进一”0～7“逢十六进一”十六进制数码：0～15（其中10～15用A～F表示）4.十六进制9/10/20235二、常用进制间的转换R进制→十进制：1.将每一位二进制数乘以位权，然后相加“按权相加”例将二进制数（11101.01）2转换成十进制数（110101.01）2=1×25+1×24+0×23+1×22+0×21+1×20+0×2-1+1×2-2=（53.25）10或（110101.01）B=（53.25）D例将八进制数（32.4）8转换成十进制数解解（32.4）8=3×81+2×80+4×8-1=（26.5）10（32.4）O=（26.5）D或9/10/20236最高位MSB最低位LSB2.十进制→二进制：整数部分小数部分小数部分用“基数乘法”整数部分用“基数除法”例将十进制数（27.35）10转换成二进制数。解转换需要分成整数和净小数两部分来进行。

227余数=1=k0

…..213余数=1=k1…..26余数=0=k2…..23余数=1=k3…..21余数=1=k4

…..0

9/10/20237净小数部分（0.35）10的转换采用乘2取整法，直到满足规定的位数为止。0.35×2=0.7整数=0=k-10.7×2=1.4整数=1=k-20.4×2=0.8整数=0=k-30.8×2=1.6整数=1=k-40.6×2=1.2整数=1=k-50.2×2=0.4整数=0=k-6┇┇将整数部分（27）10和净小数部分（0.35）10的转换结果按k4（高位）到k—6（低位）的次序排列，就得到总的转换结果（27.35）10=（11011.010110）29/10/20238例：（1110010.0101）2＝（？）81110010.01010016224（1110010.0101）2＝（162.24）83.例：(4A.CF)16=(?)24A.CF1111110010100100二进制→八进制、十六进制：9/10/20239表常用进制间部分数据对应关系10进制2进制8进制16进制10进制2进制8进制16进制000000081000108100011191001119200102210101012A300113311101113B401004412110014C501015513110115D601106614111016E701117715111117F9/10/202310

数字系统中的信息分两类：数值码代码(研究数值表示的方法)不同的数码不仅可以表示数量的大小，还可以表示不同的事物。用来表示不同事物的数码称为代码。编制代码遵循的规则叫做“码制”。

若需编码的信息有N项，则需用的二进制数码的位数n应满足如下关系：三、编码1.关于码的概念9/10/202311二-十进制代码：用二进制代码表示十个数字符号0~9，又称为BCD码（BinaryCodedDecimal）几种常见的BCD代码：8421码2421码5421码余3码余3循环码2.常用BCD码9/10/202312ISO码，ASCII（美国信息交换标准代码）它共有128个代码，可以表示大、小写英文字母、十进制数、标点符号、运算符号、控制符号等，普遍用于计算机、键盘输入指令和数据等。3.ANSCⅡ（ASCⅡ）码9/10/202313第二节逻辑代数及应用

一、基本逻辑运算逻辑代数→开关代数→布尔代数参与逻辑运算的变量叫逻辑变量，用字母A，B……表示。每个变量的取值非0即1。0、1不表示数的大小，而是代表两种不同的逻辑状态。最基本的逻辑关系有“与”、“或”、“非”三种。9/10/2023141

.与逻辑

与逻辑设A(B)=1闭合0断开F=1灯亮0灯灭输入输出ABF000100010111F=A·B与运算表达式ABF&与门逻辑符号当决定某一事件的所有条件都具备时，事件才能发生。这种决定事件的因果关系称为“与逻辑关系”。9/10/202315或逻辑或逻辑真值表000101101111ABFF=A+B或逻辑运算符或门逻辑符号

当决定某一事件的一个或多个条件满足时,事件便能发生。这种决定事件的因果关系称为“或逻辑关系”。2.

或逻辑1ABF9/10/202316非逻辑真值表输入输出AF1001非逻辑表达式非门逻辑符号3.

非逻辑

条件具备时，事件不能发生；条件不具备时事件一定发生。这种决定事件的因果关系称为“非逻辑关系”。+-1AF9/10/2023174.

复合逻辑函数

复合函数有与非,或非,与或非,异或,同或等逻辑表达式表7-8与非逻辑的真值表ABF001011101110

9/10/202318二、逻辑代数的基本公式逻辑代数的基本公式如表所示。9/10/202319序号定律名称基本公式

1０－1律

A

0=0A+1=12互补律3自等律A

1=AA+1=14交换律A

B=B

AA+B=B+A5结合律A

(B

C)=(A

B)

CA+(B+C)=(A+B)+C6分配律A

(B

+C)=AB

+ACA+B

C=(A+B)

(A+C)7同一律A

A=AA+A=A8还原律9反演律10吸收律A+AB=AA+B=A+B

11冗余律AB+C+BC=AB+C（A+B）（+C）（B+C）=（A+B）（+C）

表逻辑代数的基本公式表9/10/202320用真值表法证明分配律：

表7-10A（B+C）＝AB+AC的真值表变量取值等式的左边等式的右边ＡＢＣＢ＋ＣＡ（Ｂ＋Ｃ）ＡＢＡＣＡＢ＋ＡＣ００００００００００１１０００００１０１０００００１１１００００１０００００００１０１１１０１１１１０１１１０１１１１１１１１１9/10/202321三、逻辑函数表达式及其化简1.逻辑函数表达式的形式1）逻辑函数的定义特点:(1)输入变量与输出变量之间是逻辑关系；（2）函数和变量之间的关系是由“与”、“或”、“非”三种基本运算决定的;

（3）逻辑变量和逻辑函数只能取两个值0和1。9/10/202322逻辑电路A1A2•F••An

图7-6一般逻辑函数定义逻辑函数：

设某一逻辑电路的输入变量为A1，A2，A3，．．．，An，输出逻辑变量为F，如图7-6所示。如果当A1，A2，A3，．．．，An的值确定后，F的值就唯一地被确定下来，则F被称为A1，A2，A3．．．An的逻辑函数，记为F=（A1，A2，A3，．．．，An）9/10/202323三变量函数的所有最小项真值表变量全部最小项ABC00000101001110010111011110000000010000000010000000010000000010000000010000000011000000002）最小项表达式最小项是标准乘积项，由最小项构成的逻辑函数式叫最小项表达式。

9/10/202324例

将一般与或表达式转化为标准与或表达式.解9/10/2023252.逻辑函数的公式化简法1）化简的意义逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。2）化简的标准

②每个乘积项中相乘的变量个数即因子数也最少。1）最简与或式同时满足以下两个条件的与或式就是最简与或式①乘积项的个数最少；9/10/2023262）最简与非—与非式同时满足以下两个条件的与非—与非式就是最简与非—与非式，简称最简与非式。①非号个数最少；②每个非号下面相乘的变量个数也最少。3）公式化简方法1）并项法9/10/2023272)吸收法3)消元法（吸收多余因子）9/10/2023284)配项法实际化简时，一般应综合上述几种方法，灵活应用进行化简。例化简逻辑函数

解9/10/202329晶体管不仅具有放大作用，而且还具有开关作用。在数字电路中就是利用晶体管的开关作用。如前所述，我们可以根据UCC和RC作出直流负载线，负载线与晶体管输出特性曲线的交点就是静态工作点，工作点的位置由偏流IB确定。由于工作点的位置不同，晶体管有三种工作状态。一、放大状态1、发射结正偏，集电结反偏

UCE=UCC-RCIC成立2、IC=βIB成立第三节晶体管的开关作用9/10/202330三、截止状态1、发射结和集电结都反偏2、一般UBE<0.5V时就截止，为了可靠一般加反压。IB=0，IC=ICEO≈0，UCE=VCC二、饱和状态1、发射结正偏，集电结正偏。2、饱和条件：b)(satCBII³9/10/202331一、门电路的基本概念所谓“门”就是一种开关，在一定条件下它能允许信号通过，条件不满足，信号就通不过。因此，门电路的输入信号与输出信号之间存在一定的逻辑对应关系，所以门电路又称为逻辑门电路基本门有：“与门”“或门”“非门”第四节基本逻辑门电路9/10/202332真值表：“与门”的逻辑电路ABF000010100111逻辑表达式：F=AB1.“与门”设开关通为“1”，断为“0”

灯亮为“1”，灯暗为“0”&ABFABF+-9/10/2023332.“或门”设开关通为“1”，断为“0”

灯亮为“1”，灯暗为“0”真值表：“或门”逻辑门电路ABF000011101111逻辑表达式：F=A+BABF+-9/10/2023343.“非门”真值表：“非门”逻辑门电路逻辑表达式：AF0110设开关通为1，断为0

灯亮为1，灯暗为0AF+-9/10/202335在数字电路中，这些门电路都是由半导体元件组成的，而不是用有触点的开关。门电路的输出和输入都有两种状态，高电平和低电平，分别用“1”和“0”表示，称为正逻辑系统。如用“0”表示高电平，“1”表示低电平，称为负逻辑。

本书中在无特别说明时，都使用正逻辑系统。9/10/202336二、二极管“与门”电路1、电路和符号DADBDCRABCF+12VABCF&电路符号74LS0874LS09等9/10/2023372、工作原理有低出低，全高出高DADBDCRABCF+12VABCF00000010010001101000101011001111真值表：3、表达式和真值表F=ABC9/10/202338三、二极管“或门”电路1、电路和符号DADBDCRABCF-12V电路符号74LS32ABCF≥19/10/2023392、工作原理有高出高，全低出低DADBDCRABCF-12V真值表：3、表达式和真值表F=A+B+CABCF000000110101011110011011110111119/10/202340四，三极管“非门”电路1、电路和符号A-VBBR1R2RC+VCCF3、表达式和真值表AF1AF01102、工作原理真值表：9/10/202341A-VBBR1R2RC+VCCF1DADBDCRABCF0+12V二极管“与门”电路三极管“非门”电路“与非”门二极管-三极管组合“与非门”电路实际上，可以将二极管“与”门和三极管“非”门组合在一起而构成“与非”门。9/10/202342五、导出逻辑门电路1、“与非”门(74LS00,74LS20等）ABCF&F=ABC2、“或非”门(74LS02,74LS27等)F=A+B+CABCF≥1有高出低，全低出高有低出高，全高出低9/10/2023434、“异或”门3、“与或非”(74LS50-55,74LS64)=1ABFABCF&&D≥1F=AB+CDABF000011101110F=AB逻辑式真值表：9/10/202344已知波形，画出输出波形。F1=ABCF2=A+B+CF3=ABCF4=A+B+CABF1CF2F3F4例9/10/202345思考题：逻辑运算中的“1”和“0”是否表示两个数字？逻辑加法运算和算术加法运算有何不同？9/10/202346第五节TTL门电路门电路是逻辑门电路的简称，包含：与门、或门、与非门、或非门、与或非门、异或门等等，是构成数字电路最基本单元电路。常用的集成门电路分为两大类：TTL和CMOS。TTL为Transistor-Transistor-Logic(晶体管-晶体管-逻辑）的简称。CMOS为Complementary-Metal-Oxide-Semiconductor(互补对称-金属-氧化物-半导体）的简称。本节重点讨论基本型门电路TTL，下节重点讨论基本型门电路CMOS。9/10/202347一、TTL“与非”门电路(74LS00,74LS20……)ABCF

TTL“与非”门电路及其图形符号R1R4R3R2R5750

3K

360

100

3K

+5VABCFT1T3T2T5T49/10/202348(1)输入端不全为“1”→输出为“1”F=ABCABCF00010011010101111001101111011110R1R4R3R2R5750

3K

360

100

3K

+5VABCFT1T3T2T5T42、工作原理：(2)输入端全为“1”→输出为“0”9/10/20234974LS20（4输入2门）（T063）74LS00（2输入4门）（T065）1234567891011121314&&&&1234567891011121314

9/10/202350二、主要参数1.输出高电平电压UOH和输出低电平电压UOL14320123Ui(V)Uo(V)ABCDEUNLUILUOFFUONUIHUNHAB段的电压为输出高电平电压UOH，DE段的电压为输出低电平电压UOL。对通用的TTL“与非”门电路

UOH2.4V,UOL0.4V

。2.噪声容限电压UNL为低电平噪声容限电压UNL=UOFF-UILUNH为高电平噪声容限电压UNH=UIN-UON噪声容限电压是说明门电路抗干扰能力的参数，对通用的TTL“与非”门电路UNL=0.5V,UNH=1.1V

。9/10/2023513.扇出系数N0一个“与非”门能带同类门的最大数目，它表示带负载能力。对TTL“与非”门，N08。4.平均传输延迟时间tpd输入上升沿的50%至输出下降沿50%之间的间隔为上升延迟时间tpd1，输入下降沿的50%至输出上升沿50%之间的间隔为下降延迟时间tpd2。它们的平均值称为平均传输延迟时间tpd。5.输入高电平电流IIH和输入低电平电流IIL

IIH

50μA,IIL

1.6mA

。9/10/202352三、三态输出“与非”门电路R1R4R3R2R5750

3K

360

100

3K

+5VABEFT1T3T2T5T4电路图9/10/202353当E=1时，F=AB三态门的图形符号逻辑功能ENABEF&当E=0时，不管AB为何值F为高阻状态9/10/202354三态输出“与非”门电路主要用途是可以实现用一根导线轮流传送几个不同的数据或控制信号，如图所示，这根导线称为总线。这种用总线来传送数据或信号的方法，在计算机中被广泛采用。ENA2B2E2&ENA3B3E3&ENA1B1E1&四、三态门的应用1、数据选择器，如8选1，74LS251，16脚2、锁存器，如8D锁存器74LS3733、总线收发器（如74LS242等）9/10/202355第六节组合逻辑电路的分析和综合分析和综合逻辑电路，需要讨论它的输出变量与输入变量之间的关系。逻辑函数可用下列三种方法表示：逻辑表达式、逻辑状态表和逻辑图。一、组合逻辑电路的分析已知逻辑图

写逻辑式

化简或变换

列逻辑状态表

分析逻辑功能9/10/202356例：分析下图的逻辑功能解：

G1X

G4F

G3Z

G2YAB（1）由逻辑图写出逻辑式G1门G2门G3门G4门9/10/202357（2）由逻辑式列出逻辑状态表写出逻辑状态的各种组合，而后根据逻辑式列逻辑状态表。ABF000101011110（3）分析逻辑功能当输入A、B不相同时输出为“1”；否则，输出为“0”。“异或”门=19/10/202358二、组合逻辑电路的综合已知逻辑要求

列逻辑状态表写逻辑式化简或变换

画逻辑图例：试设计一逻辑电路供三人（A、B、C）表决使用。每人有一电键，如果他赞成，就按电键，表示“1”；如果不赞成，不按电键表示“0”。表决结果用指示灯表示，如果多数赞成，则指示灯亮，F=1；反之则不亮，F=0。（1）由题意列出逻辑状态表注意：输入为A、B、C有八种组合。解9/10/202359（2）由逻辑状态表写出逻辑式a、取F=1列逻辑式ABC0000F0010010001111000101111011111逻辑状态表b、对每一种组合，输入变量都是“与”的逻辑关系。如果输入变量为“1”，则取输入变量本身（如A）；如果输入变量为“0”，则取其反量（如A）。而后取乘积项。9/10/202360c、各种组合之间，是或的逻辑关系，故取以上各乘积项之和。由此，可写出逻辑式：（3）变换和化简逻辑式（4）由逻辑式画出逻辑图9/10/202361在集成电路中，与非门作为基本元件之一。试用与非门构成逻辑图。

11

ABFC

CBAF9/10/202362第七节常用集成组合电路一、编码器用数字或某种文字和符号来表示某一对象或信号的过程，称为编码。数字电路中，一般用的是二进制编码。二进制只有0和1两个数码，可以把若干个0和1按一定规律编排起来组成不同的代码（二进制数）来表示某一对象或信号。一位二进制代码有0和1两种，可以表示两个信号。n位二进制代码有2n种，可以表示2n个信号。这种二进制编码在电路上容易实现。9/10/202363输入输出CBAY00

00Y10

01Y20

10Y30

11Y41

00Y51

01Y61

10Y71

11一）二进制编码器二进制编码器是将某种信号编成二进制代码的电路。例如：9/10/202364&C&B&AY71Y61Y51Y41Y31Y21Y11三位二进制编码器9/10/202365设计编码器的过程如下1.确定二进制代码的位数对于m个状态进行编码，则m2n。n为整数。2.列编码表将待编码的状态量用对应的二进制代码进行定义(这种对应关系是人为的)，并形成表格。一般采用的方案都应是便于记忆的。3.由编码表写出逻辑式写出各输出量对应于输入量的逻辑关系式。4.由逻辑式画出逻辑图一般情况下都用“与非”门构成逻辑图，故常将逻辑式转化成“与非”-“与非”形式的逻辑式。9/10/202366&C&BY71Y61Y51Y41Y31Y21Y11Y81Y91&D&A8421码编码器9/10/202367二、译码器和数值显示译码和编码的过程相反。译码是将输入二进制代码按其编码的原意译成对应的信号输出。译码过程大致如下：列出译码器的状态表；由状态表写出逻辑表达式；由逻辑式画出逻辑图。9/10/202368输入输出CBA

0

00

0

01

0

10

0

11

1

00

1

01

1

10

1

11Y0Y1Y2Y3Y4Y5Y6Y710000000010000000010