电子技术基础实验报告一

贵州大学实验报告学院：专业：班级：姓名学号实验组实验时间2012.04.05指导教师成绩实验项目名称8—3编码器实验目的学习编码器的功能与定义，学习Verilog或VHDL语言熟悉利用QuartusⅡ的开发数字电路的基本流程和QuartusⅡ软件的相关操作学会使用VectorWave波形仿真实验原理在数字系统中，常常需要将某一信息（输入）变换为某一特定的代码（输出）。把二进制码按一定的规律排列，例如8421码、格雷码等，使每组代码具有一特定的含义（代表某个数字或是控制信号）称为编码。具有编码功能的逻辑电路成为编码器。编码器有若干个输入，在某一时刻只有一个输入被转换为二进制码。例如8线—3线编码器和10线-4线编码器分别有8输入、3位输出和10位输入、4位输出。8-3编码器的真值表：输入A7A6A5A4A3A2A1A0输出Y2Y1Y00000000100000000010001000001000100000100001100010000100001000001010100000011010000000111实验仪器软件：AlteraQuartusⅡ9.0集成开发环境实验步骤及内容选择“开始—>所有程序—>Alter—>Quartus||9.0—>Quartus||9.0”选择“File—>NewProjectWizard”,出现“introduction”页面，如图所示，该页面介绍所要完成的具体人物。单击“Next”按钮，进入工程名的设定、工作目录的选择。在对话框中的第一行选择工程路径：第二行输入工程名，第三行输入顶层文件的实体名（注意：工程名必须与顶层实体名相同，工程目录可以随意设置，但必须是英文的目录，工程名跟顶层实体名必须也是英文开头。不要将文件夹设在计算机已有的安装目录中，更不要将工程文件直接放在安装目录中。文件夹所在的路径名和文件夹名不能用中文，不能用空格，不能用括号，也不能也数字开头）这里输入endcoder8_3；单击“Next”按钮。在图所示的对话框中，可以为工程名添加先期已经输入的设计文件，制定用户自定义的元件库的路径，这里没有事先输入好的文件库，单击“Next”按钮进入下一步。在图所示的对话框中，我们根据本实验版，在Fanily下拉菜单中选择Cyclone||系列。然后在Filter下的Package下拉菜单中选择封装形式FBGA，Pincout下拉菜单中选择管脚数672，Speedgrade下拉菜单中选择速度级别8；然后在Availabledevices中选择EP2C35F672C8器件。单击“Next”进入下一步。单击“Next”进入图所示的对话框，用户指定在Quartus||之外的用于设计输入、综合、仿真、时序分析的第三方EDA工具对话框，这里都不选，直接单击“Next”进入工程信息对话框。最后单击“Finish”完成工程建立。新建设计文件，选择“File|New”，在New对话框中选择“DeviceDesignFiles”下的VerilogFile。单击OK。完成新建设计文件。在新建立设计文件中输入Verilog程序moduleencoder8_3(sw,led);//声明模块名和端口名input[7:0]sw;//输入信号wire[7:0]sw;//定义内部结点信号数据类型output[2:0]led;//输出信号reg[2:0]led;//数据类型定义always@(sw)//过程块结构，以下是逻辑功能描述部分begin case(sw)//输入，输出对应的情况，即为行为描述语句8'b0000_0001:led<=3'b000;8'b0000_0010:led<=3'b001;8'b0000_0100:led<=3'b010;8'b0000_1000:led<=3'b011;8'b0001_0000:led<=3'b100;8'b0010_0000:led<=3'b101;8'b0100_0000:led<=3'b110;8'b1000_0000:led<=3'b111;default:led<=3'b000;endcaseendendmodule//结尾语句它只有一个设计文件，即为顶层文件，它的实体名一定要与顶层设计文件名endcoder8_3一致，然后保存到工程文件夹Project下，命名为endcoder8_3，即为顶层设计文件用户需要进行引脚分配选择“Processing—>StartCompilation”，或者单击工具栏中的StartCompilation按钮进行全程编译，也可以在“Processing”菜单中选择“Start”子菜单中的分布编译操作。编译的时候，Quartus||会给出编译进度，“CompilationReport”窗口会给出编译结果，编译结果会随着编译进度随时更新。Message窗口会给出编译过程的具体情况，包括“information，warning，error”等。“information”多是完成的一些编译的进展描述；可能会出现很多warning但并不影响编译的进行；如果出现error，那么设计是不成功的，用户需要改正这些错误，然后从新编译。可以对错误进行定位，选中错误信息，右击，在弹出的菜单中选择Locate来实现对错误的定位。编译成功以后，会出现提示。结果仿真。选择“File|New”，在New对话框中选择DeviceDesignFile下的“VectorWaveformFile”文件，单击OK。在工具栏里面右键“NodeFinder”，或者按快捷键“Alt+1”，出现对话框，在出现的对话框中，在Filter的下拉菜单中选择“Pins：all”，然后单击“List”如下图所示，先全部选中这些管脚，然后拖动到新建的“endcoder8_3.vwf”文件里。如图，在设定SW[7…0]的输入状态，选择“Processing|StartSimulation”。完成后，任意操作SW1-SW8（注意，每次只能有一位为高，比如00001000），观看是否与设计相符合。实验数据仿真波形：上面三图显示的即是仿真结果，观察真值表可以确定，该结果符合真值表，多位输入取高位时，显示为000.故而每一次输入应只能有一位为高电位。实验总结8-3编码器8个信号输入端，3个二进制码输出端，输入和输出均以高电平有效，输入优先级别的次序依次为