折叠共源共栅放大器的零极点分析

哈尔滨工业大学工学硕士学位论文哈尔滨理工大学学士学位论文-PAGEIII--折叠共源共栅放大器的零极点分析摘要运算放大器是模拟集成电路中最重要的单元电路，在各种模拟电路和数模混合电路中得到了广泛的应用。近年来，以电池作为电源的微电子产品得到了广泛使用，因而对放大器性能的要求亦逐渐增加。通过分析零极点可以分析出放大器工作特性，零极点的分析需要借助传输函数，在传输函数中，取其分子为零，可得零点，取其分母为零，可得极点，而传输函数则需要通过分析小信号模型等效电路得到。零点、极点可以看成是电路分析中抽象出来的辅助方法，因而可以通过零极点分析电路动作特征。本论文主要研究折叠共源共栅放大器的零极点产生机理，对于放大器的零极点而言，其产生跟放大器的寄生电容，以及本身需要的节点与节点之间的电容，还有负载电容跟电阻有关。当电容或者电阻发生变化时会影响到放大器的工作特性。基于以上原理，本文简要分析了当放大器输出端加载一个大负载电容，在放大器进入稳定工作状态瞬间，其输出端会产生一个尖峰电流，这种电流的存在会影响电路的正常工作。本文运用运放零极点相关原理和解决手段，根据分析这种现象的原因是，极点发生变化，为了抑制极点变化，可以在运放输出端与负载电容之间加载一个电阻，让该电阻与负载电容组成STC网路，分离极点。关键词放大器；零极点；尖峰电流PAGEII---Pole-zeroAnalysisOfFoldingCommon-sourceAndCommon-gateAmplifierAbstractAnalogICopampisthemostimportantunitcircuit,hasbeenwidelyusedinvariousanalogcircuitsanddigital-analoghybridcircuit.Inrecentyears,thebatteryasapowersourcemicroelectronicproductshavebeenwidelyused,andthustheamplifierperformancerequirementsarealsoincreasing.Byanalyzingthepole-zeroamplifieroperatingcharacteristicscanbeanalyzed,pole-zeroanalysisneedsthetransferfunction,thetransferfunction,whichevermoleculeiszero,wegetzerowhicheverdenominatoriszero,wecangetthepole,andthetransferfunctionisrequiredByanalyzingsmall-signalequivalentcircuitmodeltoget.Zero,polecircuitanalysiscanbeseenasanauxiliarymethodintheabstract,itispossibleactionbythepole-zeroanalysiscircuitcharacteristics.Inthisthesis,atotalcommon-gateamplifierfoldedpole-zerosourcegenerationmechanism,thepole-zeroamplifier,itscapacitanceisgeneratedbetweentheparasiticcapacitancewiththeamplifier,andthenodewiththenodeitselfneeds,aswellastheloadcapacitancewithresistancerelated.Whenthecapacitanceorresistancetochangewillaffecttheoperatingcharacteristicsoftheamplifier.Basedontheaboveprinciple,thepaperanalyzes,andwhentheoutputoftheamplifiertoloadalargeloadcapacitance,theamplifierintothesteadystatemoment,itsoutputwillgenerateapeakcurrent,thepresenceofthiscurrentwillaffectthenormaloperationofthecircuit.Inthispaper,thepole-zeroopamprelevantprinciplesandmeansofsettlement,accordingtotheanalysisofthereasonsforthisphenomenonisthatthepolechanges,inordertosuppressextremechangesintheoutputofopampbetweentheloadandtheloadcapacitanceofaresistor,sothattheresistanceandtheloadcapacitorsSTCnetwork,separatepoles.KeywordsAmplifiers,Pole-zero,Peakcurrent目录摘要 =1\*ROMANIAbstract =2\*ROMANII第1章绪论 51.1课题背景 51.2课题研究的目的和意义 61.3课题的主要任务及章节摘要 71.4本章小结 7第2章CMOS运算放大器的设计基础 82.1电路设计的基本原理 82.1.1运放大电流控制基本原理 82.1.2电流比较器基本原理 82.2MOS器件原理及模型 92.2.1MOS管的大信号模型 92.2.2MOS管的二级效应 112.2.3MOS管的小信号模型 122.3运算放大器概况及分类 142.3.1简单的共源共栅放大器 162.3.2套筒式共源共栅运算放大器 212.3.3折叠式共源共栅运算放大器 232.4折叠共源共栅放大器输出级设计 292.5本章小结 30第3章电路设计分析 313.1设计指标 313.2折叠共源共栅放大器的极点分析 313.3折叠共源共栅放大器的零点分析 333.4运放上电过程中的电流分析及极点分析 333.5抑制零极点漂移方案 353.6本章小结 35第4章电路仿真 364.1放大器增益 364.2放大器的静态功耗 364.3失调电压分析 374.4摆率（SR） 374.5共模抑制比 374.6电源抑制比 384.7电压上升大电流仿真 394.8经控制电路仿真结果 404.9本章小结 40致谢 41参考文献 42附录 44-绪论研究背景及意义自从集成电路出现后，因其具有很低廉的成本，很小的体积、损耗的功率小，信任度高等好处，导致了集成电路的技术得以快速发展，并且因为其集成度在快速的升高，从而让其更加的强大，方面更多。目前，信息的进步，电子范围的扩展，也导致了集成电路可以快速的实现越来越强的趋势。集成运算放大器（IntegratedOperationalAmplifier）即集成运放，目前，运放常用于模拟IC中，因为它的特点就是具有很高的增益，决定了它在模拟IC中应用的很频繁。运放的组成也很明确，多个放大电路共同构成了一个完整的运算放大器。运算放大器现在已经在多个领域有所应用，在目前来说，运算放大器已经是集成电路中数量最多，种类最多的。现今而言，集成电路了设计已经离不开放大器，对于放大器的类型不同，功能有时也不同，比如有些放大器作为比较器来应用，但无论作为什么器件来应用，其放大器自身的特性还是需要符合要求的。对于放大器而言，极点和零点起着很重要的作用，就其中的一点增益而言，当零点先于极点，也就是零点的数值小于极点是，增益就会上升，此时的增益曲线就不是我们所期望的，所以我们要控值零极点的相对值，因而就要分析零极点产生的原因。就上述增益为例，可以看出分析零极点的重要性，因此，研究这一课题，还是很有价值的。国内外研究现状自1947年以来，第一个晶体管发现于诺贝尔实验室，再至1958年第一块半导体集成电路诞生，历经60多年的历史，集成电路行业使得整个世界发生了变化，构成现代信息社会的基础。无论是钟表、手机、电脑、各种数字电器，还是航空航天和现代高科技产业，舞步以来与集成电路的发展和支持。以集成为主导的微电子产业更已成为国加发展和人类发展不可或缺的“食粮”。美国半导体工业协会（SIA）更把微电子技术称为美国经济发展的驱动器。可以说集成电路带来的数字革命已经渗透到人类的生活的方方面面，IC产业已经成为构成国民经济基石的支撑技术，关乎社会的发展的现在，也决定着未来。1975年，Intel公司创始人之一GordonE.Moore提出所谓“摩尔定律”：芯片的单位面积上可容纳的晶体管数目每18个月便增加一倍，即芯片集成度每18个月翻一番。也就是指工艺技术的发展IC集成度的提高起着乘积的作用，使每个芯片可以集成的晶体管数量急剧增加。自从上个世纪90年代后期，工艺水平进入微米级水平开始，半导体研究者们就开始探索系统集成芯片技术，随着超深亚微米工艺技术的不断发展成熟，集成电路的超微型化发展使得更快更复杂的电路得意集成到更小型的产品中。1978年时，科学界普遍认为光学光刻的极限是1微米，但是到了20世纪末，这个数值已经退进了0.05微米，也就是50纳米，人们认识到摩尔定律的尽头，也就是光学光刻的尽头。2000年，集成电路主流技术达到0.25微米，通敌0.15和0.13微米已经投产，而今的工艺水平65纳米级芯片已经发展成熟，28纳米集成电路也已经投产，实验室电路已经达到10纳米级，技术的发展速度总比预计的要快。现代集成电路的主要设计与制造过程包括：利用专用的设计软件进行电路设计，由得到的设计图对硅晶原进行加工制作成芯片成品，再对加工完毕的芯片采取各种电特性和功能性能测试封装，经应用开发把它们配置在系统上跟消费者见面。2010年以来。以汽车，石油，钢铁为主导的悠久工业的第一大产业的宝座现今已被以集成电路核心的电子信息产业所夺取。多数发达国家的国民经济生长的总产值的增长部分的65%与集成电路产业息息相关，甚至在美国的国际军事防御等预算中，电子技术所占的比重也已经达到40%以上。以上事实证明，发展具有自主知识产权的集成电路产业，已经逐渐变成经济发展的关键因素、社会进步的坚实基础及国家安全的根本保障。集成电路产业的发展设计高新领域的方方面面，以集成电路设计和集成系统生产制造为核心的微电子技术产业是当今世界经济竞争的焦点，同时也是各项科技产业之间的引领性科技范畴。其涉及到的领域包括：基础半导体材料的生产加工；随着集成电路设计制造技术的不断发展而不断更新的电路设计方法和工具研究；集成电路测试与封装技术等等。随着半导体集成电路朝着超大规模（VLSI）及极大规模（ULSI）的发展，逐步发展起来的集成电路自动化设计产业已经逐步取代常规落后的设计手段。2013年Cadence设计系统公司宣布已经胜利做到20纳米系统级芯片流片测试，而美国科学家也第一次使用纳米尺寸的绝缘体氮化硼和金量子点，完成量子遂穿效应，研究创作成了不包含半导体的晶体管。经历几十年，电子设备逐渐变得更小，科学家们已经把百万计个半导体集成制作到硅片上，纳米级工艺的研发陈述，各种新型材料的应用开发，将会是制造出更快捷的，耗电更少的，更致密，散热更好的芯片。与此同时，中国电子产业的窘况却不容忽视，有专家认为中国大陆电子产业近乎一片空白。全球近95%的笔记本电脑，90%的台式机，80%的手机都在中国大陆生产，然而中国大陆屋恩没有电子产业。原因很简单，拆开电脑手机，除了最低端的显示器有少量大陆厂商供应，其他的任何一个零部件，包括外壳大都是外资企业制造。目前，大陆境内的半导体制造厂非常少，二位多数上产线盈利能力不强，国外企业也只将封装测试中低端缓解部分转移到大陆境内，而要求较高的高端设计，基础设备和特殊的材料仍然被牢牢控制。因而发展中国自己的集成电路行业变得刻不容缓。集成电路固有的体积小重量轻，引出线和焊接点少，寿命长，可靠性高，性能好的特点，同时成本低，便于大量生产。所以集成芯片被广泛应用于人类所能触及的各个领域，再生产生活以及国家经济发展安全保障方面，至关重要。论文章节折叠式共源共栅放大器零极点分析主要包括以下几方面工作：分析产生的大电流、确定所需原件，设计电路结构，还有电路的相关比较跟优化。论文共分四章：第一章：主要讲述课题背景，课题研究的目的及意义。第二章：简要介绍CMOS放大器的基本结构，理论以及设计基础，简要的介绍了几种放大器类型，选取研究所需放大器。第三章：参考国内外技术文献，进行折叠共源共栅放大器的零极点的具体分析，同时简要分析当放大器为了实现某些功能，比如外加负载定容来滤波时，对放大器输出的影响，以及零极点分析。将放大器的自身正常工作状态下的零极点，与加上负载电容的零极点进行对比，分析得出解决方案。第四章：采用HSPICE等仿真工具对设计出电路所需的基本元件，总体电路进行仿真验证。CMOS运算放大器的设计基础该章节主要介绍了电路设计的原理和模型，包含其所需原件的原理模型，从最基本的MOS管的开始，介绍了电流比较器，模拟设计的八边形法则，设计的总体框图，各类放大器的工作特性，优缺点，确定最后的电路模型。2.1电路设计的基本原理运放大电流控制基本原理对于用运放上电过程中，电源电压从0增加到稳定值时，该过程中负载电容充电，在放大器到达稳定工作状态的瞬间，由于外加大电容负载会导致放大器本身的相位特性，分析此时电路的零极点，可得极点向前偏移，电流瞬时增大，更会使得电路产生自激震荡。为了消除这个影响，我们需要在放大器输出端与电容之间加载一个电阻，分离电容对电路极点产生的影响。电流比较器基本原理电流比较器是根据电压比较器得来，在此介绍电压比较器的工作原理，即可得电流比较器的工作原理。电压比较器是差分运用运算放大器得来，当差分放大器处于开环状态时，即为电压比较器。运放由两个输入端，正相输入端和反相输入端，当正相输入端的电压大于反向输入端的电压时，即VA>VB时，输出电压Vout为1，当正相输入端电压小于反相输入端电压，即VA<VB时，输出电压Vout为0。如图2-1所示：图2-1比较器原理图MOS器件原理及模型想要得到设计所需的MOS管的尺寸，除了知道设计所需要的各类参数，还需要根绝实际情况仿真模拟得出结果，这就要利用设计仿真软件得到：HSPICE、Cadence等。但在仿真模拟之前，也学要手动计算出所需参数的理想值，这就必须了解必要的半导体器件知识，特别是MOS器件的原理和模型。下面是MOS管的基本原理和模型介绍。a）四端口b）三端口图2-2MOS管子符号通过2-2展现的电路图，其中每个电路均都有着其各自的作用。图中前两个表示为四端口电路，因为其比后两个MOS器件多了一个衬底连接，同样可知道后两个则表示为三端口连接，四端的符号各有其代表含义，其中S端表示为电路的源级，G端表示为电路的栅极，D端表示为电路的的漏极，最后B端是电路的衬底。PMOS和NMOS的区别在于，PMOS的衬底一般用于连接电路的电源，而NMOS的衬底则要和电路的地端相接。衬底和源级相接不会产生背栅效应，而大多数电路都会选择将衬底接在最高或最低点。为了电路的需要，以下的电路图都会用三端口形式来表示。当我们做出一个基本电路后，为了能够更有效地去计算各种各样的参数值，通常说。我们会画出该电路的小信号模型，利用小信号可以方便于我们去计算分析我们的电路是否达到我们的标准。由于小信号的模型是根据电路所设计出来的，所以它的各项值都可以视为是准确一致的。举个例子来说，如图2-3所示，可以仔细分析[1]。2.2.1MOS管的大信号模型NMOS管的输出特性曲线，如图2-3所示，根据输出特性曲线，NMOS可分为三个工作状态：线性区，饱和区，截止区。1．截止区 （2-1）满足式（2-1）条件，即栅源电压小于阈值电压，当栅源电压不够大时管子没法形成导电沟道，即MOS管不导通，此时的MOS管处于开路状态，漏一源电流Ids（ID）表达式为： （2-2）2．饱和区 （2-3）满足式（2-3）条件时，沟道从形成到夹断，因为当漏源电压大于过驱动电压时，NMOS管沟道被夹断，此时漏-源电流Ids几乎不变，其电压电源（V-I）特性如（2-4）式所示： （2-4）3．线性区 （2-5）满足式（2-5）条件时，此时的漏源电压小于过驱动电压，沟道形成，但没有被夹断，此时NMOS管工作在线性区，其电压电源（V-I）特性如式（2-6）所示： （2-6）图2-3NMOS管输出特性表2-1放大器相关参数Ids漏-源电流VDS漏-源电压VGS栅-源电压Vth阈值电压μn（NMOS管）沟道表面电子迁移率Cox单位面积栅氧化层电容W晶体管栅极宽度L晶体管栅极长度2.2.2MOS管的二级效应上述分析中，运用很多理想化假设，但是这些理想化假设在很多现实情况中是不完全符合的，下面就将介绍三个模拟电路中不可或缺的二级效应：体效应，沟道长度调制效应，亚阈值导电性。这些效应影响着电路的正常工作状态。1．体效应当衬底与源级之间的电压差VSB不为零时就会产生体效应，也可称之为背栅效应，此时MOS管的阈值会发生下式所显示的变化： （2-7）如上式可以看出，背栅效应的存在会给阈值电压产生影响，当衬底与源级之间的电压增加时，阈值电压也会随之增加，反之，则降低。而此效应的存在，会使得电路设计变得越来越复杂，给电路设计带来困难。式（2-7）中个参数的含义是：表2-2MOS管参数含义VSB源衬电压Vth0VSB为零时的阈值电压（即体效应为零时的阈值电压）γ体效应系数ΦF饱和沟道表面电位2．沟道长度调制效应如图2-2所示，当漏源电压逐渐增加时，电子的活动性增加，但是此时由于栅级电压过大，会使得所产生的沟道夹断，此时漏源电流Ids不会再像之前一样变化很快，而是仅会有一点点增加，这种现象叫“沟道长度调制效应”。由于沟道长度调制效应的影响，饱和区的电压电流（V-I）特性如式（2-8）所示： （2-8）式（2-8）中，沟道调制效应参数λ，用来代表当漏源电压VDS变化时对沟道产生的影响参数，其中λ值很小。在沟道长度调制效应的影响下，电路设计中的栅的长度需要根据具体情况来确定，或大或小，不能单靠简单的理论论断。3．亚阈值导电在分析MOS管时，我们一直把其工作特性看成理想状态来分析，但是实际情况却不是这样，在栅源电压小于阈值电压时，我们认为MOS管不导通，但实际情况是，当栅源电压跟阈值电压相等时，此时也由会由一个弱的反型层存在，产生了漏源电流，当栅源电压小于阈值电压时，MOS管也漏源之间也是会有很小的电流存在，该电流值跟栅源电压成指数关系。此为亚阈值导电特性。当VDS>200mV左右时，这一效应可用公式（2-9）表示为： （2-9）式（2-9）中，ξ>1是一个非理性因子，Vth=kT/q，常温下约26mV。此时器件工作在弱反型区。2.2.3MOS管的小信号模型当我们做出一个基本电路后，为了能够更有效地去计算各种各样的参数值，通常说。我们会画出该电路的小信号模型，利用小信号可以方便于我们去计算分析我们的电路是否达到我们的标准。由于小信号的模型是根据电路所设计出来的，所以它的各项值都可以视为是准确一致的。利用大信号模型得出的直流偏置点，在直流偏置点附近的很小的信号变化，利用该变化计算其他参数。图2-4是完整的MOS管小信号模型[1]。图2-4完整的MOS管小信号模型图中： （2-10） （2-11） （2-12）表2-3小信号模型参数含义：ro输出电阻gm饱和区跨导gmb衬底效应跨导CSB源-衬底耗尽层电容CDB漏-衬底耗尽层电容CGS栅一源电容CGB栅一衬底电容CGD栅-漏电容通过手动计算理想的参数值，需要根据电路得出其简化电路，也就是小信号模型。图2-5所示为简化模型。图2-5MOS管简化小信号模型模拟电路设计的八边形法则：增益、速度、功耗、电源电压、噪声、电压摆幅、输入输出阻抗等为运放的主要性能参数。模拟电路设计的八边形法则如下图2-6所示：噪声噪声线性功耗输入/输出阻抗增益电源电压速率电压摆幅图2-6模拟电路八边形法则设计一个运放时，需要全面考虑其主要性能参数，因为这些参数中的很多是相互影响，相互制约的，故而设计统筹兼顾，全面优化。如图“模拟电路设计的八边形法则”所示，参照下图的结构，更明确地看出设计所在的重点及难处，此时就需要一个比较这种的方案，来使得各个参数都能达到理想值[1]。2.3运算放大器概况及分类运放的电路有很多种，每一种不同的运放都有不同的作用及其功能，我们需要根据自己所设计的电路去选择适合自己电路的不同的运放。运放的作用顾名思义就是用来提高电路的增益，很多情况下，由于运放的不足之处使得，我们需要对运放设计进行二级放大，二级放大的作用在于使得该电路的增益获得更高的增益，因此我们需要选好一个电路的运放，避免电路的不必要浪费。如下图2-7所示就是一个二级运放的电路图。图2-7常用的两级运算放大器的框图图2-7的框图，描述了运放的重要组成部分。双极型运放和CMOS运放在结构上非常相似，但是现今所用的放大器大多为CMOS运放[3]。输入级：结构主要为差分电路结构，在某些情况下还会提供一个差分到单端的变换。根据差分电路的的对称性，可以使得电路有一个大的共模抑制比，降低噪声，减少失调性能对电路的影响。增益级：使电路产生一个更高的增益。在电路所生成增益不足以满足电路要求时，可以使用该级。输出级：输出级一般由源极跟随器或推挽放大器组成，用于降低输出电阻，维持大的信号摆幅。偏置电路：主要用于为每只晶体管建立适当的静态工作点。补偿电路：在运算放大器加负反馈时，保持整个电路工作的稳定。在理想情况下，运算放大器具有无限大的差模电压增益、无限大的输入电阻和零输出电阻。但是现实情况下，运算放大器的性能只能接近这些值。图2-8显示了运放的电路符号：图2-8运算放大器的符号图2-8中，“－”表示反向输入端，“+”表示同向输入端。在非理想状态下，输出电压，的表达式为： （2-13）表示开环差模电压增益；和分别是作用在同相端和反向端的输入电压。在运放的增益足很大时，运放电路外加的负反馈电路后，其输入与输出形成反馈回路，而输入端口就形成了零子端口，外接入端口的电压为零时，输出亦为零。在图2-6中，假设： （2-14） （2-15）那么： （2-16）下图2-9展示了一个由运放所构成的电压放大器，输入端接电压根据运放特性，得到输出端一个放大了的电压。图2-9用运算放大器构成的电压放大器输出电压通过R2接至反向输入端，形成负反馈通路，用来控制放大器工作在稳定状态，输入加在同相输入端时，输出电压与输入电压方向相同，加在反相输入端时，输出电压与输入电压方向相反。当只提供输入信号Vinp，此时Vinn=0，输入点压接在同相输入端，此时电压放大器称为同向放大器。当只提供输入信号Vinn时，此时Vinp=0，输入电压接在反相输入端，此时电压放大器称为反向放大器[4]。20多年前，为了适应各种各样的不同的电路设计与要求，很多放大器被制造成各种通用模块，以便更好，更方便的应用。有时盲目追求某个单独的高指标，会造成其他指标的不符合，而这些是很不希望看到的。与此相反，今天的运算放大器设计不再盲目的追求单项指标，而是方各项指标的综合考虑，在寻求高增益的情况下，带宽，摆率，低功耗等也会有很好的适应值。放大器主要有差分放大器，共源共栅放大器，套筒式共源共栅放大器，折叠共源共栅放大器等。2.3.1简单的共源共栅放大器图2-10为共源共栅放大器结构，英文俗称cascode。简要分析该结构，单看M1管，也就是将M1管的漏极看作输出端空载，此时即为共源结构，单看M2管，将其源端以下结构看成输入级，该结构即为共栅结构。将两个结构合并在一起，就是共源共栅结构放大器，其中流经M1和M2的电流相等。图2-10简单的共源共栅放大器下面来分析图2-10共源共栅结构的偏置条件。为了保证M1工作在饱和区，必须满足Vx≥Vin－VTH1。假如M1和M2都处于饱和区，则Vx主要由Vb决定：Vx=Vb－VGS2。因此，Vb－VGS2≥Vin－VTH1。为了保证M2饱和，必须满足Vout≥Vb－VTH2，如果Vb的取值使M1处于饱和区边缘，则Vout≥Vin－VTH1+VGS2－VTH2。从而保证M1和M2的过驱动电压与M1和M2工作在饱和区的最小输出电平相等。也就是说，电路中M2管的增加，会使电路的输出摆幅减小，减小的量至少为M2的过驱动电压。我们也说成M2“层叠”在M1上[17]。图2-11是考虑共源共栅小信号模型所得出的小信号等效电路，要使电路正常工作，首先要确保两个晶体管都工作在饱和区。如果，即忽略沟道调制效应，根据小信号模型可看出，共源共栅放大器的输出电压增益仅仅跟M1管，也就是共源结构有关，与M2无关。共源共栅放大器的增益等于共源结构的增益。图2-11共源共栅结构的小信号等效电路共源共栅放大器的一个最为重要的特性：输出电阻很大。根据图2-12所示，来计算共源共栅放大器的输出电阻。图2-12共源共栅结构输出电阻的计算为了计算输出电阻Rout，将M1管近似看成是一个阻值为ro1的电阻，可将电路看成是带有源级负载电阻的共源级放大电路，该电路的输出电阻计算公式为如下（2-20）所示： （2-20）（具体推导从略），可得： （2-21）假设，可得： （2-22）由上式可以看出，M2存在使得M1的输出阻抗得到明显的提高，从原来的(gm2+gmb2)ro1，变为现在的(gm2+gmb2)ro2ro2。虽然共源共栅接狗会带来打的输出阻抗，但是由于太多共源共栅结构需要很大的电压，而打的电压也是很难得到，因而不会采取太多个共源共栅结构。下图2-15是带电流源负载的共源共栅结构。图2-13带电流源负载的共源共栅结构电路分为两种，一种是线性电路，另一种就是非线性电路。共源共栅电路就属于线性电路，其增益的计算公式为-GmRout，Rout即为本电路的输出电阻，由于材料的本身限制，所以该电路的Gm为不可变得数值，当我们需要增加电路的增益时候，则必须要增加电路的输出电阻。我们一定要学会熟练明确的应用运放来增加电路的增益[1]。下面来计算图2-13电路的电压增益。因为M1产生的小信号电流中的一部分被电阻ro1分流到地，电路中实际的Gm要略微小于gm1，如图2-14所示。分析图2-14可得： （2-23）因此整体的跨导为 （2-24）由式（2-21）可知 （2-25）由辅助定理，电压增益为 （2-26）将式（2-24）和（2-25）代入式（2-26）可得 （2-27）假设，那么 （2-28）图2-14带电流源负载的共源共栅结构的电压增益的计算共源共栅结构不一定起放大器的作用。这种结构的另一种普遍应用是构成恒定电流源，高的输出阻抗提供一个接近理想的电流源[16]。如图2-15所示。图2-15PMOS共源共栅结构组成电流源负载2.3.2套筒式共源共栅运算放大器运算放大器分为单端输出放大器，双端输出放大器，下图2-16所示的（a）和（b）分别表示套筒式运放的单端输出和双端输出，套筒式运放电路虽然具有很高的电压增益，但是随之而来的牺牲确实不容忽视，例如电路的摆幅减小，极点增加。套筒式运放和折叠式运放两者相比，在同等条件下前者比后者的输出摆幅要小些。在图（b）电路中，输出端电压最小值为：Vout=VOD3+VOD1+VCSS，输出端电压最大值为：Vout=VDD－|VOD7|－|VOD5|。因此运算放大器每一边的两峰值之间的摆幅为：VDD－（VOD1+VOD3+VCSS+|VOD7|+|VOD5|）。a）单端输出b）差动输出图2-16套筒式共源共栅运算放大器作为套筒式运算放大器，高的电压增益为其显著优点，但是其很难应用输入与输出短路的方式实现单位增益缓冲器，因而其职能作为放大器来应用。该为套筒式运算放大器的另一个缺点。如图2-17所示。下面来分析其原因：为了使电路正常工作，就要求M2和M4都工作在饱和区，条件是Vout≤Vx－VTH4还有Vout≤Vb－VTH4。由于Vx=Vb－VGS4，所以Vb－VTH4≤Vb－VGS4+VTH2。这个输出电压的范围只等于VTH4－（VGS4－VTH2），虽然通过把M4的过驱动电压，减到最小，可以使这个电压范围最大，但总是小于VTH2[1]。图2-17输入与输出短路的套筒式共源共栅运放接下来要计算图2-16（b）的电压增益，可以利用“半边电路”的概念简化电路模型，将电路逐渐简化为小信号电路，分析小信号电路来简化计算过程。由于该电路双边对称故而可以构建如图2-18所示的半边电路，该电路分别是NMOS与PMOS的共源共栅放大器结构的级联。图2-18套筒式共源共栅运放的半边电路图2-18电路的输出电阻为两个共源共栅结构的输出电阻的并联。所以总输出电阻为 （2-29）其中Rout1,3为晶体管M1和M3组成的共源共栅结构的输出电阻，Rout5,7为晶体管M5和M7组成的共源共栅结构的输出电阻，根据共源共栅放大器输出电阻公式（2-21），可知： （2-30） （2-31）所以有： （2-32）假设，，根据上面的辅助定理有： （2-33）所以有： （2-34）可见，套筒式共源共栅的增益很大。2.3.3折叠式共源共栅运算放大器目前共源共栅放大器已经逐渐取代了传统的套筒式运放，因为共源共栅放大器的输出摆幅明显比它更大，而且易于对输入与输出进行操作如图2-19，就是一个例子，通过实例我们可以看出这是一个PMOS的共源共栅放大器，通过它进行分析研究对比于以前的运放。图2-19折叠共源共栅运放选择首先计算如图2-19显示的折叠共源共栅运算放大器的最大电压输出摆幅，从图2-19可以看出，输出摆幅的低端为VOD3+VOD5，高端为VDD－|VOD7|－|VOD9|，因此运放每一边的两峰值之间的摆幅等于VDD－（VOD3+VOD5+|VOD7|+|VOD9|）。同上面介绍的图2-16（b）的套筒式共源共栅的输出摆幅相比，摆幅大了一个尾电流源的过驱动电压。折叠结构的缺点为：会产生很大的功耗[17]，这是因为：在图2-16中，一个偏置电流ISS供给输入管和共源共栅管，而图2-19中，输入对管要求加额外偏置电流。也就是说ID5=ISS/2+ID3。下面来计算图2-19折叠共源共栅运放的小信号电压增益。因为共源共栅放大电路本身的对称特性，故而应用“半边电路”原理，可以将其运用在图2-19电路中，得到折叠式共源共栅放大器的的半边电路，像下图2-20所显示。图2-20折叠式共源共栅的半边电路由上面的辅助定理我们知道电压增益： （2-35）因此为了得到运放的小信号电压增益，我们需要计算得出Gm和Rout即可。首先我们来求Gm。把输出短接到地上，可得图2-21所示电路：图2-21输出对地短路的等效电路简要分析上图2-21，从M3的漏极往里看将电路等效，此时可以得出通过M3的电流即为M1的漏电流，而此时根据分析电路工作状态，所得到电路输出阻抗远低于ro5||ro1，即： （2-36）因此 （2-37）再来计算Rout。接下来需要根据小信号模型的来简化电路，如下图2-22所示。图2-22输出开路等效电路根据如图显示，经过分析上述电路，可以等效的把输出的电阻看成是两部分电阻的并联，以节点A为分界，第一部分的输出电阻为Rout7,9，第二部分的输出电阻为Rout1,3。则总电阻Rout为电阻Rout7,9和Rout1,3的并联。先来计算Rout7,9。分析电路结构可以得出M7和M9共同组成了共源共栅结构，分析共源共栅结构，根绝其定理及推导公式，可以得出输出电阻的公式（2-22）可求得M7和M9构成的共源共栅结构的输出电阻Rout7,9，即： （2-38）节点A下面的一部分可以看成带负反馈电阻ro1||ro5的共源级。由带负反馈的共源级的输出电阻的公式（2-20），并假设gmro>>1，可得： （2-39） （2-40）将式（4-32）和（2-40）代入式（2-35）可得： （2-41）这个增益与套筒式运放的增益相比，大约小了2~3倍。原因有两点：1．当器件的主要参数都相同时，比如：尺寸和偏置电流等，PMOS与NMOS输入差动管两者相比，前者所表现出的跨导较低。2．根据公式可看出ro1||ro5很大的影响，从共源共栅结构端和输入结构端的两个支路电流，共同经过M5，这两个之路电流减小了输出阻抗。需要注意的是，“折叠点”（即M3和M4的源端）的极点，与套筒式结构的共源共栅的源端对应的极点相比，更靠近坐标原点。下面来分析其原因，如图2-23所示。a）套筒式的电容b）折叠式的电容图2-23套筒式和折叠式共源共栅运放的器件电容对非主极点的影响。在图2-23（a）中，节点A处会有一个寄生电容Ctot，该寄生电容是由上下两个MOS管M3和M1引起的，主要是由CGS3、CSB3、CDB1、CGD1等电容组成，当电路由（a）的单边电路变为双边电路，例如图（b），节点A的负载电容Ctot，除了包含CGS3、CSB3、CDB1、CGD1，还有两个大电容CGD5和CDB5，要想使电路正常工作，此时的M5的栅宽必须很大，这样以才能使电路在小的过驱动电压下，可以允许大电流的通过。实现折叠共源共栅运放结构不一定仅仅拘泥于某个种类，根据具体情况，选择分析所用到的结构，例如除了可以用如图2-19所示的PMOS差分对管做为输入，还可以用NMOS差分对管做为输入。如图2-24所示。对于该运算放大器的电路结构的折叠点B，其对应的极点由M3的跨导以及背栅效应跨导与该节点所产生的寄生电容有关，即极点由和节点B的寄生电容电容的乘积决定，但是理论上来说，与极点相关的两个乘积项的数值都比较大。在此作出分析，对于电路整体而言其中M3的跨导比较低，而M5可以提供较大的电容，为了使电路的半边电路通过较大的电流（通过M1和M3的电流），此时要求M5必须有较大的栅宽，所以该运算放大器的折叠点B的极点与图2-19运算放大器的折叠点的极点相比，前者的极点更低。通常情况下，一项指标的增加会导致其他指标的下降，上面所讲述的运算放大器的极点变的更低，我们可能会担心对其增益会不会有影响，经研究表明，确实会带来影响，但是该影响确实正向的，因为是它可以提供比图2-19的运算放大器更高的增益，产生这种影响的原因是：载流子在NMOS管中的迁移率变的更大了[1]。图2-24NMOS差分管作为输入的折叠共源共棚运放折叠式的共源共栅运算放大器除了栓段输出，其也可以像其他放大器一样被设计成单端输出，像下图2-25所展示的。图2-25单端输出的折叠共源共栅运放结论：对于折叠式共源共栅运算放大器和套筒式共源共栅运算放大器来说，两者都有优缺点，目前还没有十全十美的设计，都是根据特定的要求选择比较合适的设计。折叠式共源共栅放大器的优点是：输出电压摆幅较大、输入输出可以短接，而且共模输入电平更容易选取。而其缺点是：电压增益很低、电路的功耗很大，极点的频率很低，噪声很大[17]。尖峰电流控制电路选用折叠共源共栅放大器作为其电路放大器。2.4折叠共源共栅放大器输出级设计折叠共源共栅放大器的电路在应用时，通常会在输出端加一个输出控制电路，该电路的可以降低电路某些缺点。在折叠共源共栅放大器后面加一个共漏极放大器，也叫源极跟随器，其由两个MOS管构成。源跟随器结构具可以提供大电流增益以及小输出电，因而可以起到优化电路的目的。由于源跟随器的输出节点是其源级节点，因而MOS器件的工作状态还跟体效应有关。体效应的存在使得阈值电压K随输出电压的增加而增加，进而造成其最大输出电压远小于VDD。下图2-26所示，该电路将电流漏做为负载的源极跟随器。在下图2-26，分析电路，理论条件下，当Vin接近VSS时，此时M2管关闭，即不导通，输出电压Vout拥有最小值，该最小值为VSS，又因为流过M2管的电流接近零，故而允许输出电压为最小值VSS。当然此结果时不考虑外部负载的工作条件下得来的，当源极跟随器要求需要有外部负载产生的电流流入时，此时输出电压Vout就不会是理想情况下的最小值VSS，而是要比该值大一些。可以假设Vin可以达到VDD且没有输出电流，此时Vout的最大值为： （2-59）由上式可以看出，源级跟随器电路的输出电压摆幅是会受到限制的，输出最低值能到VSS,但是输出最大值是没法到达VDD的。图2-26以电流漏为负载的源极跟随器由于源跟随器的负反馈特性，所以其失真同甲类运算放大器相比，要好很多，而且源级跟随器的效率和甲类运算放大器相类似。由于体效应，MOS源极跟随器的小信号电压增益总是小于1。在一定范围的电源电压下，要获得更好的电压增益，负载阻抗必须尽可能大，如果这种电路驱动一个低阻抗负载，为了使信号电平的损失小到可以忽略不计，就必须在放大器后面放置一个“缓冲器”，源跟随器就可以起到一个电压缓冲器的作用[16,17]。2.5本章小结本章从CMOS电路设计的需要出发，主要介绍了所需电路基本原件的工作原理，继而介绍了MOS器件的工作和基本概念，接着详细地分析和介绍了CMOS模拟电路的几种基本组成单元，着重分析这些技术的原理，并说明了这些技术的优缺点。主要介绍了电流比较器的基本原理，对运算放大器的进行了基本的介绍，包括其性能，结构组成等。并给出了几种常见的运算放大器电路。为研究、分析和设计折叠共源共栅放大器的大电流控制电路结构打下了基础。第3章电路设计分析本章主要分析折叠共源共栅放大器的零极点产生的原因，通过化简电路得到小信号模型，分析小信号模型计算得到折叠共源共栅放大器的传输函数，通过分析传输函数，得到放大器的零极点。同时分析放大器在加上大电容负载后的电流变化，零极点变化以及抑制这些变化的解决方案。3.1设计指标表3-1放大器设计指标参数名称设计要求电源电压5V运放内部负载电容2pF输入失调电压≤0.5mV静态功耗≤2mW开环电压增益≥80dB单位增益带宽≥5MHz转换速率≥90V/μs静态功耗≤2mW相位裕度≥60°共模抑制比（CMRR）≥60dB电源抑制比（PSRR）≥50dB工艺参数0.5μmCMOS3.2折叠共源共栅放大器的极点分析有些为了明确区分极点和零点，得出极点是由于结点和地之间有寄生电容造成，零点是由于输入和输出之间有寄生电容造成的结论，但是通过分析零极点，可以得到，零极点仅仅是传输函数的分子分母分别等于零时得到的数值。零极点与电容电阻有关，当电容或者电阻发生变化时，零极点也会受其影响，发生变化。一般的说，零点用于增强增益（幅度及相位），极点用于减少增益（幅度及相位），电路中一般零点极点是电容倒数的函数（如1/C）。折叠共源共栅运算放大器电路结构，如下图3-1所示：图3-1折叠共源共栅放大器电路要分析电路的极点，就要先对电路进行简化分析，而在共源共栅电路中，为了使相位裕度符合要求，需要加载密勒补偿电容，其通常连接在运放输出节点X与运放第一级输出节点Y之间，下面通过分析来确定零极点产生的原因与所给出理论是否符合。为了分析放大器的零极点，需要对放大器进行化简，得到小信号电路模型如下图3-2所示：图3-2折叠共源共栅放大器小信号模型为了得到小信号电路模型，需要一些电路处理技巧，首先，要将所有外接恒流源置零，也可看做是接地。其次要考虑电路的各种效应。第一，如果输入为高频信号，则需要考虑MOS管的寄生电容，如Cgs和Cgd。这些寄生电容的存在，会使电路的特性发生变换，故而分析电路时，需要将他们考虑进去。对于低频响应而言，则无此寄生电容影响。第二，考虑背栅效应，当衬底与源级的点位不相同时，此时会有背栅效应产生，故而在分析电路是，需要把背栅效应考虑在内。然而，通常情况下，分析极点问题，我们一般忽略除却密勒等效电容跟负载电容以外的寄生电容，通过计算得到第一极点，第二极点，分析得到主极点。根据上图小信号模型可以分析得出传输函数如下式（3-1）： （3-1）而放大器的两个极点，其为传输函数的分母多项式的根，此时把两个极点的频率分别用和表示，分母多项式可以表示为（3-2）： （3-2）放大器的主极点远小于第二极点，假设主极点频率为，那么,那上式（3-2）可以化简为（3-3）所示：（3-3）那么，主极点频率的值可以近似为式（3-1）的分母中的项的系数，也就是如下式（3-4）所显示： （3-4）通过上述（3-4）主极点的关系式，可以看出，主极点的值与密勒补偿电容，以及负载电容，还有电阻有关，当其中一种发生变化时，放大器的主极点也就会相继发生变化，所以要控制主极点的大小，那么就要从电容以及电阻入手。3.3折叠共源共栅放大器的零点分析运算放大器出现的零点与传输函数有关，要想分析得到折叠式共源共栅放大器的零点，就需要得到传输函数，此时需要得到电路的小信号模型，通过小信号模型，计算出传输函数，如3.2节所示。想要计算零点，就需要使得输出函数算数结果为零，此时就要求传输函数的分子等于零，进而可以得到共源共栅放大器的零点如下（3-5）式： (3-5)那么零点的频率为式(3-6)： (3-6)通过式（3-6）可以看出，零点频率与密勒补偿电容有关，通过改变密勒补偿电容的大小，就能改变零点的大小。要想控制放大器稳定工作，那么零点的值不能小于极点，故而密勒补偿电容的值不能过大。3.4运放上电过程中的电流分析及极点分析在放大器应用中，有时为了达到滤除高频信号的目的，会在放大器输出端直接加载一个负载电容，有时这个负载电容的值会过大，而当电容值过大时，会对放大器本身的极点产生影响，即导致极点变化，但是对于零点的影响不大，因为上述小节已经通过计算证明了，零点的产生是由于输入和输出之间有寄生电容造成的。极点的变化会造成增益提前下降，可能会导致增益的3dB带宽消失，进而使得放大器在稳定工作瞬间，会在输出端产生一个尖峰电流。电路如图3-3所示：图3-3示例电路模型对于图3-3电路所示，当负载电容为5uF，此时在电路输出端产生大电流为4.5m，比正常电流高出2m，可以从仿真电路图中看出，仿真图如下图3-4所示：图3-4电流仿真图在由大的负载电容作用下的极点如式（3-7）： （3-7）零点如式（3-8）： （3-8）结合式（3-4）和（3-6）通过与式（3-7）和（3-8）对于，可以看出极点发生了变化，而零点与负载电容没有必然联系，故而其不会再负载电容的影响下发生变化。极点变化状态是我们不希望的，也是在放大器应用中所不希望的，故而解决这种现象变得尤为重要。3.5抑制极点变化方案以上章节分析了导致极点变化的原因，以及极点变化对电路产生的影响，即在输出端产生瞬时尖峰电流。为了解决这种问题，我们就需要在运放输出端与负载电容之间加载一个电阻，让该电阻与负载电容组成STC网路，分离极点，减少对放大器的影响。具体电路如下图3-5所示。图3-5最终设计电路通过计算获得电阻R4的值，然后按照上述电路模型，以及小信号模型，重新计算出此时的主极点，如式（3-9）： （3-9）通过分析对比式（3-7）和（3-9）以及（3-4）结果，可以发现，极点的变化明显得到改善，可以得出结论，该电路结构很好的控制了负载大电容对放大器的零极点的影响，抑制了极点变化，控制了输出电流。3.6本章小结本章主要进行了折叠共源共栅放大器的零极点分析。以及零极点对放大器的影响。零点增强增益，而极点降低增益。极点是由于结点和地之间有寄生电容造成的，零点是由于输入和输出之间有寄生电容造成的，一般输入和输出之间的零极点考虑多一点,主要是因为输入输出有较大的电阻，造成了极点偏向原点。分析了运算放大器在正常工作状态下的零极点要求，以及在某些应用中由于考虑不周造成的零极点变化现象，比如在滤波电容的应用中，有时会忽略零极点问题，而在放大器输出端直接加载负载大电容，而当负载电容过大时，其会对放大器的零极点变化，使得放大器上电时，输出端产生瞬时尖峰电流。同时介绍了解决方案，并将正常工作状态的运放时的零极点状态，与直接加载外部负载大电容以后的零极点进行对比，然后将改进电路的零极点与直接加负载大电容和运放本身的零极点进行比较，验证设计电路是否实际达到了所要实现的功能。通过对比，得出结论，设计的电路很好的控制了零极点的变化。第4章电路仿真4.1放大器增益此设计对放大器的开环增益，相位裕度，有一定要求，根据放大器要求的开环增益，相位裕度，及计算公式，确定大概的沟道宽长比，进而运用软件仿真得出实际设计想要的结果，仿真图如下图4-1所示：图4-1增益仿真图分析图4-1可得，此时折叠共源共栅放大器的增益为110dB，带宽为14MHz，相位裕度为74.8，符合设计要求。4.2放大器的静态功耗对于整个放大器的静态功耗，要求不超过2mW，通过仿真得到实际电路的静态功耗如下图所示，其中所设计电路的静态功耗为793.5u，达到了设计的要求。图4-2静态功耗图4.3失调电压分析当运算放大器的两个输入端接在一起，并且都接地时，输出端会产生一个有限的直流电压，产生该直流电压的电压即为输入失调电压。运算放大器的输入失调电压如图4-3所示：图4-3失调电压4.4摆率（SR）实际运算放大器的输出端可能有一个特定的最大变化率，这个最大值被称为运算放大器的摆率（SR）,其定义为式（4-1）所示： （4-1）该值通常会在运算放大器数据表中指明，单位为V/us。它指的是，如果加入到运算放大器的输入信号使得其输出响应要求快于指定的SR值，运算放大器将不能遵从，它的输出将只以最大可能的速率变化，该变化率等于它的SR。对于折叠共源共栅运算放大器而言，其摆率仿真结果如下图4-4所示：图4-4摆率仿真图根据上图4-4所示，折叠共源共栅运算放大器的摆率为-97.68，摆率足够大，达到了设计要求。4.5共模抑制比为了说明差分放大电路抑制共模信号及放大差模信号的能力，常用共模抑制比作为一项技术指标来衡量，其定义为放大器对差模信号的电压放大倍数Aud与对共模信号的电压放大倍数Auc之比，称为共模抑制比，英文全称是CommonModeRejectionRatio，因此一般用简写CMRR来表示，符号为Kcmr，单位是分贝db。利用电路图4-5可得共模增益：图4-5共模抑制比电路分析图4-5，给定输入Vi，R，RL，CL的值，通过仿真得到折叠共源共栅放大器的共模抑制比如图4-6所示：图4-6共模抑制比仿真图根据共模抑制比计算公式（4-2）： （4-2）从式（4-2）可以看出共模抑制比与差模增益和共模增益有关，而仿真得到共模抑制比值为-69dB。4.6电源抑制比电源抑制比(PSRR)是输入电源变化量（以伏为单位）与转换器输出变化量（以伏为单位）的比值，常用分贝表示。对于高质量的D/A转换器，要求开关电路及运算放大器所用的电源电压发生变化时，对输出的电压影响极小。通常把满量程电压变化的百分数与电源电压变化的百分数之比称为电源抑制比，下图4-7为电源抑制比原理图：图4-7电源抑制比原理图通过图4-7电路构造，给定CL，RL值，通过仿真得出电源抑制比为-50.6Db，仿真结果如下图4-8所示：图4-8电源抑制比仿真图4.7极点漂移对增益产生的影响对于放大器而言，在输出端加载有滤波作用的大电容会对放大器自身的极点产生影响，使得极点漂移，而极点漂移会导致放大器增益下降频率产生影响，极点前移，会使得增益提前下降，而当外接负载电容很大时，此时为5uF，所得增益仿真结果如下图4-9所示：图4-9放大器增益此时的增益没有稳定状态，一直处于下降状态。4.9分离极点后的增益及输出电流为了分离极点，在第三章3.5节提出了具体方法，当加载一个ROC的时，通过仿真得到增益变化曲线，如下图4-10所示：图4-10放大器增益从上图4-10可以看出，此时的增益变化符合放大器正常工作状态时的变化状态，更能说明在运放输出端与负载电容之间加载一个电阻有效的抑制了极点漂移。而此时输出电流变化如下图4-11所示：图4-11放大器输出电流从上图4-11可以看出电流变化平缓，瞬时尖峰电流消失了。4.9本章小结本章主要介绍了放大器的设计参数，增益，相位裕度，带宽，功耗，共模抑制比，电源抑制比，摆率，输出失调电压，同时分析了极点的漂移，对比极点漂移前后的增益变化，以及改进电路结构后的增益变化，同时给出了改进电路输出电流的变化，从增益，电流的变化，可以的出结论：在折叠共源共栅放大器输出端与负载电容之间加载一个电阻，有效的抑制了几点漂移，解决输出产生的瞬时大电流影响。通过分析放大器零极点，得出计算得出了零极点产生的原因，以及其对放大器的特定的影响，为更好的运用放大器提供了便利。结论致谢在论文完成之际，也就意味着我在大学的学习生活即将结束。在这人生重要的四年中，能在诸位知识渊博的老师的指导下度过，是在是荣幸之至。四年的时光过的很快，但是在这四年中我学的很多对我今后的人生都是非常有用的知识，这与各位老师、同学和朋友的帮助是分不开的。首先我要向我的指导老师杨兵老师表示感谢，谢谢杨兵在我做毕业实际期间的指导，使得我可以顺利的完成了我的毕业设计使得我在专业水平上有了很大的提高，从论文的选题，各种知识的运用以及论文文稿的格式等一系列方面老师都给了我很大的帮助。其次我要向其他教授我各种专业知识的老师表示最真挚的谢意。是他们将扎实的理论知识传授与我，如果没有他们的谆谆教诲就没有我这篇论文的设计思路。再次感谢我的同学，感谢他们对我帮助，与他们交流使我受益良多，学到了不少知识。同时我也感谢他们对我的支持，正因为有了他们我才能坚持到现在。到现在为止，论文基本就已经完成了，但是由于本人学识有限，未能使得本设计得以做出仿真，只是对理论结果做了初步分析，希望在以后有时间的话可以完善。最后文中不免有错误和待改进之处真诚欢迎各位老师，同学提出宝贵意见。参考文献毕查德拉扎维．模拟CMOS集成电路设计．西安交通大学出版社，2003：9~100.PHILLIPEALLEN，DOUGLASRHOLBERG．CMOS模拟集成电路设计．冯军，李智群．第二版．出版者，2005：78~135.Kiat-SengYeo，SamirS．Rofail，Wang-LingGoh著，周元兴，张志龙等译．低压低功耗CMOSmiCMOS超大规模集成电路．电子工业出版社，2003.白丁，汪文律．运算放大器的发展概况．微电子学与计算机，1989，11：44~46.王向展，于奇，李竞春等．一种低压低功耗CMOSULSI运算放大器单．微电子，2003，33(5)：443~444.J.L.insleyHood.IntegrateCircuitDesign.WirelessWorld,1981,87(1954):43~45.BotmaJH.ALow-VoltageCMOSOperationalAmplifierwithaRail-to-RailConstant-gmInputStageandaClassABRail-to-RailOutputStage.IEEETransactionsonSystems,1993,22(3):1314~1317.WuWCS.Digital-compatibleHigh-PerformanceOperationalAmplifierwithRail-to-RailInputandOutputRanges．IEEEJournalofSolid-Statecircuits,1994,29(1):63~66.HogervorstR,TeroJP,ACompactPower-Efficient3VCMOSRail-to-RailInput/OutputOperationalAmplifierforVLSICellLibraries.IEEEJournalofSolid-Statecircuits,1994,29(12),1505~1513.DuqueCarrilloJF,CarilloJM.Input/OutputRail-to-RailCMOSOperationalAmplifierwithShapedCommon-modeResponse.AnalogInegratedCircuitsandSignalProcessing,2003,34(3):221~232.翟艳，杨银堂，朱樟明等.一种基于SOC应用的Rail-to-Rail运算放大器IP核．西安电子科技大学学报，2005，32(1)：112~113.秦世才，贾香鸾.模拟集成电子学．天津：天津科学技术出版社，1996：23~32.HogervorstR,HuijsingJH.DesignofLow-voltageLow-powerOperationalAmplifierCells.Boston:KluwerAcademicPublishers,1996:67~75.刘凯，邵丙铣．一种低电压全摆幅CMOS运算放大器．微电子学，2002，32(1)：51~52.李翔生，陈殿生，秦世才等．2.5V/0.25umRail-to-Rail运算放大器.南开大学学报，2004，37(3)：20~21.马晓龙．新型Rail-to-Rail运算放大器的研究与设计：[西北大学硕士学位论文].西安：西北大学，2002：21~29.黄云川．低压微功耗轨至轨输出CMOS运放研究设计：[电子科技大学硕士学位论文].成都：电子科技大学，2005：15~28.卜登立，牛秀卿．低压下高共模输入范围恒定增益的CMOS输入级的研究.[南开大学学报]，2000，33(2)：81~82.BanbaH，SigaH，UmezawaA.ACMOSBandgapReferencewithSub-1-VOperation.IEEEJournalofSolid-StateCircuits，1999，34(5)：670~674.卜登立.工作在低压下CMOS运算放大器的研究和探讨：[南开大学硕士学位论文]．天津：南开大学，1999：20~26.李俊宏,李平,许剑波.一种高速低尖峰电流功率管驱动器电路的设计:[微电子学].成都：电子科技大学，2011.附录附录A英文原文附录B中文译文一个低功耗低电压CMOS带隙基准NaSun和罗伯特·SOBOT系电气和计算机工程加拿大西安大略大学伦敦，加拿大N6A5B9摘要低电压低功率的带隙电压参考采用90nmCMOS的设计和模拟。整体带隙基准是为了实现高准确度温度和电源独立的电压参考的优化。它由带隙基准的核心电路，运算放大器，启动电路和输出级。带隙基准电路提供基准电压584.7mV±0.8mV和1.2V±10％电源和在-40℃至125℃温度范围内同时进行。总布局区域包括虚拟结构为100μm×85μm的。关键字：带隙电压基准输出级，模拟IC，低电压，低功耗，运算放大器，启动电路。1简介在过去的几十年里，随着CMOS技术的迅速发展，已经把我们带进了一个新时代的高集成度和超低功耗与低电源电压的层次，需要创建低于传统的带隙电压基准1.205V的电压。因此，关键是开发低功耗下工作的低电压供电，兼容等现代电路块的带隙基准。

自从第一次在双极结晶体管（BJT）的基础上设计带隙基准电路的发现，带隙电压基准电路已在很多方面不断完善。一些研究人员在原来的带隙基准电压概念的基础上为低电源电压提供了新的解决方案。

在本文中，在90nmCMOS技术下设计和模拟一个工作在0.9V至1.4V的电源和-40℃至125℃的温度范围的高精度带隙电压基准电路。剩下的内容安排如下：在第二部分概述关于建立一个带隙基准的基本概念。在第三部分，讲了带隙电压基准电路设计的细节。在第四部分，通过所提供的一个模拟的带隙电路来表征结果，以及它的组成。第5章是它的结束语。图1模拟基极-发射极电压的VBE与偏置电流Ic和温度的关系。2温度系数参考一个典型的BJT的基极-发射极电压（VBE）具有负向温度系数特性（TC）。如图1所示，它与温度和偏置电流Ic有很大的关系。这种具有特殊的负向温度系数特性（TC），而没有明确的VBE电压获得了传统的近似公式=k/qTln(Ic/Is),因为温度依靠饱和电流是更强大和更复杂的。此外，应该注意的是TC本身也对集电极电流Ic有作用的。

由下面的公式可以较为准确的可以显示基极-发射极电压与温度T和集电极电流Ic的关系：

(1)其中，系数ɑ1，ɑ2，ɑ3是模拟技术里相关的常数。显然，恒定ɑ3是传统的带隙电压1.205V，而表达式（ɑ1lnIc+ɑ2）T是依赖于集电极电流Ic的温度系数。

虽然单一的基极-发射极电压具有负温度系数，在两种不同的电流密度下两个基极-发射极电压差ΔVBE，表现出正温度系数。因此，有可能通过提供与绝对温度成比例的正温度系数电压。这两个电压的线性组合，可能会得到具有零温度系数的电压，即：

（2）其中，α1和α2是设计常数，n是两个电流密度之间的比例。图2带隙基准电压发生器的电路图。图3两级运算放大器的电路图。3电路设计

在当前的条件下，可以通过使用原来的带隙电压的一小部分来实现

低于1.205V温度独立的带隙基准电压。

图2是

带隙电压发生器的电路图，显示了低电压带隙基准的核心，输出级和启动电路。在此电路中，电流通过R0具有正温度系数，而R1和R2的电压值都是成二极管连接的BJT晶体管Q1的基极-发射极电压。电流流过M2（M1，becauseI1=I2）与温度无关：

（3）电流I3的值可能稍有不同，它是根据晶体管M3的大小和负载阻抗变化的。在容性负载的输出参考电压是

（4）其中k=W3/W1是晶体管的栅极宽度之比，是由负载晶体管的输出级决定的。表1中运算放大器的电压灵敏度ParameterCase1Case2(W/L)091.6um/0.8um2um/1umm5010VGS-Vth-10.7mV-106.9mVID27.73uA21.75uAΔID(VDD±10%)±20nA-44nA+24nAVout812mV517.5mVΔVout(VDD±10%)-17.74mV+7.79mV+0.3mV+0.9mV电源变化的敏感度：于表1中两个研究实例表明在电源变化对MO9晶体管的栅极-源极电压的影响。研究结果意味着，较大的MOS晶体管的尺寸是有利的。为了减少名义上±10％电源干扰电路的灵敏度，漏电流应保持尽可能稳定。然而，功耗，栅源电压和MOS尺寸（W/L）三路之间必须非常谨慎的平衡。