吉大通信数电课件-第4章-组合逻辑电路

第四章组合逻辑电路第四章1组合逻辑电路：……其一般结构如下：Yi=F(x1,x2,…,xn)i=1,2,…,m

输入信号输出信号X2X1组合逻辑电路XnYnY2Y1在任何时刻输出状态仅取决于该时刻输入，而与过去时刻的输入值无关。§4.1概述组合电路的特点：1.单纯由各类门电路组成；2.电路的输出和输入之间没有反馈途径；3.电路中不包含存储元件。组合逻辑电路：……其一般结构如下：Yi=F(x1,x2,2组合电路的研究内容：分析：设计：给定逻辑图得到逻辑功能分析给定逻辑功能画出逻辑图设计组合电路的研究内容：分析：设计：给定得到分析给定画出3§4.2组合逻辑电路分析电路结构输入输出之间的逻辑关系☆分析步骤：逻辑图逻辑式变换逻辑式真值表分析功能§4.2组合逻辑电路分析电路结构输入输出之间的逻辑关系4例4-1：分析下图的逻辑功能。

例4-1：分析下图的逻辑功能。5真值表电路的逻辑功能由真值表可知，当3个输入变量A、B、C取值一致时，输出L=0，否则输出L=1。所以这个电路可以判断3个输入变量的取值是否一致，故称为：不一致电路。真值表电路的逻辑功能由真值表可知，当3个输入变量A、B、C6例4-2：分析下图的逻辑功能。

例4-2：分析下图的逻辑功能。7真值表步骤3:该电路为一位全减器.=

真值表步骤3:该电路为一位全减器.=8§4.3常用的组合逻辑器件4.3.1编码器将二进制码按一定的规律进行编排，使每一组代码具有一定的含义（代表某个数或符号），这一过程称为编码。实现编码的逻辑电路称为编码器。n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。一、二进制编码器二进制编码器的作用：将一系列信号状态编制成二进制代码。§4.3常用的组合逻辑器件4.3.1编码器将二进制码按一9编码器的分类：普通编码器和优先编码器。普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。编码器的分类：普通编码器和优先编码器。普通编码器：任何时候只10I0

I1

An-1

0

A1

1n2-I二进制

编码器

2n个

输入

n位二进制码输出

AI0I1An-10A11n2-I二进制编码器113线-8线编码器的结构框图编码器的工作原理

I0

I1

7I8线-3线编码器

8个

输入

3位二进制码输出

A2

A1

A0

3线-8线编码器的结构框图编码器的工作原理I0I17I12（2）真值表1000010000100001I5I4I3 I2I1I0

1000I7I6A1A21A0000100010001000100000000000000000000000000000000000100001111111110001（2）真值表1000010000100001I5I4I3 I132.优先编码器（自学）2.优先编码器（自学）144.3.2译码器译码是编码的逆过程，将输入的每个二进制代码赋予的含义“翻译”过来，并给出相应的输出信号。一、二进制译码器二进制译码器的作用：将n种输入的组合译成2n种电路状态。也叫n---2n线译码器。译码器的输入——一组二进制代码译码器的输出——一组高低电平信号.译码器的分类变量译码器:将地址码转换为有效信号;显示译码器:驱动数码管显示数字或字符;4.3.2译码器译码是编码的逆过程，将输入的每个二进制代码152-4线译码器2-4线译码器162线4线译码器的功能表“–”表示低电平有效。时，由表可写出各输出函数式：=；=；=；==2线4线译码器的功能表“–”表示低电平有效。时，由表可写出各17吉大通信数电课件-第4章-组合逻辑电路18为高有效。为低有效。正常译码条件:☆3-8译码器是A2、A1、A0三个变量的全部最小项译码输出，所以把这种译码器叫做最小项译码器。A2A1A0为地址码输入端为高有效。为低有效。正常译码条件:☆3-8译码器是A2、A194线-16线译码器4线-16线译码器20吉大通信数电课件-第4章-组合逻辑电路21吉大通信数电课件-第4章-组合逻辑电路22二、数字显示译码器二---十进制编码显示译码器显示器件在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。显示器件：常用的是七段显示器件。bcdefga二、数字显示译码器二---十显示译码器显示器件在数字系统中，23abcdfgabcdefg111111001100001101101e

七段显示器件的工作原理：abcdfgabcdefg124吉大通信数电课件-第4章-组合逻辑电路25吉大通信数电课件-第4章-组合逻辑电路26发光二极管可以单独封装，也可以组合封装为LED数码管。发光二极管按驱动方式又分为共阳极和共阴极接法。输入低有效输入高有效共阳极接法共阴极接法②液晶显示器件(LCD)LCD是一种平板薄型显示器件，驱动电压低，工作电流非常小，配合CMOS电路可以组成微功耗系统。发光二极管可以单独封装，也可以组合封装为LED27吉大通信数电课件-第4章-组合逻辑电路28★A3~A0是字型译码器输入的BCD地址代码。★Ya

~Yg表示字型译码器的段位显示代码。并规定灯亮为“1”，不亮为“0”。所以输出为高电平，可以驱动共阴极LED数码管。★灯测试输入端★消隐输入端★灭“0”输入端★灭“0”输出端控制端：表示消隐输入/灭0输出端。⑶中规模集成组件74LS48七段字型译码器★A3~A0是字型译码器输入的BCD地址代码。★Y29

灯测试输入端主要用于检查LED的好坏。

消隐输入端（与灭“0”输出端共用）

灭“0”输入端，熄灭无意义的0

灭“0”输出端与（灭“0”输入端配合使用）0时，输出a~g全“1”七段全亮。1时，正常译码。0时，不管输入何种状态，输出全01时，正常译码。0时，灭掉不要显示的0，001→11时，显示0,不灭中间0。101→101即：灭0输入等于0,灭0输出一定等于0。灯测试输入端主要用于检查LED的好坏。消隐输入端30十A3A2A1A0abcdefg显示01100001111111011X00011011000021X00101110110131X00111111100141X01001011001151X01011101101161X01101001111171X01111111000081X10001111111191X100111110011101X101010001101111X101110011001121X110010100011131X110111001011141X111010001111151X111110000000XXXXXX00000000100000000000000XXXXX11111111

从功能表中看出：表中列出输入BCD代码的前十个状态与Ya~Yb十个字型对应关系外，还规定了输入为1010~1111这六个状态下的显示字型。十A3A2A1A0abcdefg显示01100001111131吉大通信数电课件-第4章-组合逻辑电路32A3~A0=0000当：（功能表倒数第二行）表示本位应显示的0已经灭掉。功能扩展应用将灭0输出和灭0输入配合使用，可以实现多位数码显示的灭0控制。

例：用六位译码、显示器和规定小数点位构成具有灭0功能的十进制显示器。灭0输入与灭0输出之间的关系：A3~A0=0000当：（功能表倒数第二行）表示本33☆整数部分：最高位灭0输入接地，表示灭掉最高位无意义的0。灭0输入等于0,灭0输出一定等于0,表示可以连续灭掉高位四个0。☆小数部分：灭0输入和灭0输出相反，最低位灭0输入接地，同样灭0输入等于0,灭0输出一定等于0，表示可以连续灭掉低位两个0。最高位接高电平，表示不灭0。☆整数部分：最高位灭0输入接地，表示灭掉最高位无意义的0344.3.3数据选择器从一组数据中选择一路信号进行传输的电路，称为数据选择器。控制信号输入信号输出信号数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。A0A1D3D2D1D0W4.3.3数据选择器从一组数据中选择一路信号进行传输的电路，35四选一集成数据选择器74LS153功能表控制端：低电平有效。选择端A1A0：为两个4选1数据选择器共用。其中四选一集成数据选择器74LS153功能表控制端：低36例：用一片74LS153组成8选1:A2=0:(1)工作；A2=1:(2)工作。D1D7D0D2D3D4D5D6

Y1D01D11D21D32D02D12D22D374LS153(1)(2)BAA2(低位）(高位）A0A1选择信号（三位）1例：用一片74LS153组成8选1:A2=0:(1)工作；37八选一集成数据选择器74LS151功能表

八选一集成数据选择器74LS151功能表384.3.4加法器11011001+举例：A=1101,B=1001，计算A+B。01101加法运算的基本规则：(1)逢二进一。(2)最低位是两个数最低位的叠加，不需考虑进位。(3)其余各位都是三个数相加，包括加数被、加数和低位来的进位。(4)任何位相加都产生两个结果：本位和、向高位的进位。用半加器实现用全加器实现4.3.4加法器110110039一、半加器半加运算不考虑从低位来的进位。设：A---加数；B---被加数；S---本位和；C---进位。真值表一、半加器半加运算不考虑从低位来的进位。设：真值表40逻辑图半加器ABCS逻辑符号=1&ABSC逻辑图半加器ABCS逻辑符号=1&ABSC41二、全加器：Ai---加数；Bi---被加数；Ci-1---低位的进位；Si---本位和；Ci---进位。二、全加器：Ai---加数；Bi---被加数；Ci-1---42吉大通信数电课件-第4章-组合逻辑电路43吉大通信数电课件-第4章-组合逻辑电路44吉大通信数电课件-第4章-组合逻辑电路45吉大通信数电课件-第4章-组合逻辑电路464.3.5数字比较器比较器的分类：（1）仅比较两个数是否相等。（2）除比较两个数是否相等外，还要比较两个数的大小。第一类的逻辑功能较简单，下面重点介绍第二类比较器。4.3.5数字比较器比较器的分类：（1）仅比较两个数是否相等47一、一位数值比较器功能表一、一位数值比较器功能表48&&1ABA<BA>BA=BABA>BA<BA=B逻辑图逻辑符号&&1ABA<BA>BA=BABA>BA<BA=B逻辑图逻49二、多位数值比较器比较原则：1.先从高位比起，高位大的数值一定大。2.若高位相等，则再比较低位数，最终结果由低位的比较结果决定。请根据这个原则设计一下：每位的比较应包括几个输入、输出？二、多位数值比较器比较原则：1.先从高位比起，高位大的数值50A、B两个多位数的比较：AiBi两个本位数（A>B）i-1（A=B）i-1（A<B）i-1低位的比较结果（A>B）i（A=B）i（A<B）i比较结果向高位输出A、B两个多位数的比较：AiBi两个本位数（A>B）i-1（51数值比较器的位数扩展高位片输出低位片B3A3~B0A0B7A7~B4A4串联扩展方式缺点：延时大数值比较器的位数扩展高位片输出低位片B3A3~B0A0B7A524.4组合逻辑电路设计方法4.4.1组合逻辑电路的设计方法4.4组合逻辑电路设计方法4.4.1组合逻辑电路的设计方法534.4.2用SSI设计组合逻辑电路【例4-4】试用与非门设计一个组合逻辑电路，完成如下逻辑功能：有三个班学生上自习，大教室能容纳两个班学生，小教室能容纳一个班学生。设计两个教室是否开灯的逻辑控制电路，要求如下：一个班学生上自习，开小教室的灯；

两个班上自习，开大教室的灯；

三个班上自习，两教室均开灯。4.4.2用SSI设计组合逻辑电路【例4-4】试用与非门设54第二步：列真值表。第一步：逻辑抽象。ABCYG0000010100111001011101110001011001101011第二步：列真值表。第一步：逻辑抽象。A55第三步：写出逻辑表达式并化简第三步：写出逻辑表达式并化简56第四步：画逻辑图第四步：画逻辑图57【例4-5】设计一个电路，用于判别一位8421码是否大于5。大于5时，电路输出1，否则输出0。分别用与非门和或非门实现。解：（1）用与非门实现的步骤如下：第一步：根据题意列真值表【例4-5】设计一个电路，用于判别一位8421码是否大于558ABCDY00000001001000110100010101100111100010011010101111001101111011110000001111××××××ABC59第二步：求最简的与或表达式Y=A+BC

第三步：根据选择的器件类型，求出相应表达式第二步：求最简的与或表达式Y=A+BC第三步：根据选择的器60第四步：画逻辑图第四步：画逻辑图61（2）用或非门实现的步骤如下：得到或与表达式的步骤：用反演规则，求出Y的最简或与表达式。（2）用或非门实现的步骤如下：得到或与表达式的步骤：用反演规62吉大通信数电课件-第4章-组合逻辑电路63【例4-6】用门电路设计一个将8421BCD码转换为余3码的变换电路（1）分析题意，列真值表。

ABCDE3

E2

E1

E000000001001000110100010101100111100010011010101111001101111011110011010001010110

011110001001101010111100××××××××××××××××××××××××【例4-6】用门电路设计一个将8421BCD码转换为余3码64（2）选择器件，由卡诺图写出输出函数表达式。（2）选择器件，由卡诺图写出输出函数表达式。65吉大通信数电课件-第4章-组合逻辑电路66吉大通信数电课件-第4章-组合逻辑电路674.4.3用MSI设计组合逻辑电路中规模组件都是为了实现专门的逻辑功能而设计，但是通过适当的连接，可以实现一般的逻辑功能。用中规模组件设计逻辑电路，可以减少连线、提高可靠性。ROM和可编程阵列（PLA)产生组合逻辑函数方法在第七章和第八章介绍。4.4.3用MSI设计组合逻辑电路中规模组件都是为了实现专681.用译码器实现组合逻辑函数【例4-7】试用译码器和门电路实现逻辑函数（1）先将逻辑函数转换成最小项表达式，再转换成与非与非式。

=m3+m5+m6+m7=1.用译码器实现组合逻辑函数【例4-7】试用译码器和门电路69吉大通信数电课件-第4章-组合逻辑电路70【例4-8】某组合逻辑电路的真值表见表4-19，试用译码器和门电路设计该逻辑电路。输入输出A

B

CL

F

G000001010011100101110111001100101010101010011100

【例4-8】某组合逻辑电路的真值表见表4-19，输71吉大通信数电课件-第4章-组合逻辑电路72n-2n

线译码器，包含了n变量所有的最小项。加上与非门，可以组成任何形式的输入变量小于n的组合逻辑函数。用译码器设计多输出计逻辑电路小结若要产生多输出逻辑函数时,使用译码器+门电路较有利。n-2n线译码器，包含了n变量所有的最小项。加上与非门，可732.用数据选择器设计逻辑电路四选一选择器功能表类似三变量函数的表达式！2.用数据选择器设计逻辑电路四选一选择器功能表类似三变量函数74【例4-9】试用8选1数据选择器74151实现逻辑函数当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，直接用数据选择器来实现逻辑函数。（2）L式中出现的最小项，对应的数据输入端应接1，L式中没出现的最小项，对应的数据输入端应接0。即D3=D5=D6=D7=1；D0=D1=D2=D4=0。（1）将逻辑函数转换成最小项表达式=m3+m5+m6+m7。【例4-9】试用8选1数据选择器74151实现逻辑函数当逻75吉大通信数电课件-第4章-组合逻辑电路76【例4-10】试用4选1数据选择器产生逻辑函数。当逻辑函数的变量个数大于数据选择器的地址输入变量个数时，分离多余的变量，把它们加到适当的数据输入端。（2）（1）（3）对照Y式与Z式知，只要令：；；【例4-10】试用4选1数据选择器产生逻辑函数。当逻辑函数的77吉大通信数电课件-第4章-组合逻辑电路78例：利用四选一选择器实现如下逻辑函数。与四选一选择器输出的逻辑式比较可以令：变换例：利用四选一选择器实现如下逻辑函数。与四选一选择器输出的逻79接线图D0D1D2D3A0A1WAGRY“1”74LS153接线图D0D1D2D3A0A1WAGRY“1”74LS153801.用n位地址输入的数据选择器，可以产生任何一种输入变量数不大于n+1的组合逻辑函数。2.设计时可以采用函数式比较法。控制端作为输入端，数据输入端可以综合为一个输入端。用数据选择器设计逻辑电路小结1.用n位地址输入的数据选择器，可以产生任何一种输入变量814.5组合逻辑电路中的竞争冒险2.竞争冒险的识别1.产生竞争冒险的原因3.竞争冒险的消除方法4.5组合逻辑电路中的竞争冒险2.竞争冒险的识别1.产生竞82

&1

G2

G1

AL

AA

不考虑门的延时考虑门的延时L1.产生竞争冒险的原因1冒险&1G2G1ALAA不考虑门的延时考虑门的延83A

A

G2

G1

A

AAL+=

1

≥1

L不考虑