一种新型迟滞比较器的设计与稳定性研究

一种新型迟滞比较器的设计与稳定性研究

0高共模输入电平运算放大器的设计延迟比较器广泛应用于电源管理模块的压力保护模块，以确保负载在安全电压范围内工作。过压保护模块一般通过电阻分压采样升压转换器的输出电压和芯片内部基准电压进行比较。如果输出电压的变化量相同,迟滞比较器的共模输入电平设定的越高,则采样电压的变化量越大,环路的灵敏度越高。升压转换器的原理参考文献。高共模输入电平运算放大器的设计是IC设计中极具挑战的课题之一。对双极工艺,为了使运放的共模输入电平达到电源电压,可以增加一级射随器做为电位平移,但同时增加了功耗。本文设计了一种基于双极工艺的高共模输入电平低功耗迟滞比较器,不用加入一级射随器做为电位平移,就可以使共模输入电平达到芯片内部的电源电压,而且可以方便地调整迟滞电压。该迟滞比较器用于一款AC-DC电源管理芯片的过压保护模块,用1μm双极工艺实现,共模输入电平为芯片内部次级电源电压7.4V,迟滞电压为0.5V,功耗约为0.55mW。1电路设计1.1v.2正常工作如图1所示,迟滞比较器由一个运算放大器和门限电压(VH和VL)转换电路组成。当升压变换器的输出电压在正常范围内时,其电阻分压Vin+小于电源电压VCC,运算放大器A输出低电平,Q1和Q2均关断,Vin-为VCC,记做VH=VCC;此时Vout为低电平,该使能信号使芯片其他模块正常工作。如果升压变换器的输出电压过高,使Vin+超过VH,A输出电平升高至Q2导通,电阻R3上有电压降,输出Vout为高电平,该使能信号关断芯片的输出,使升压变换器的输出电压降低,此时Q1的发射极电位被钳位在偏置电压Vbias,即电阻R2上的压降为Vbias,则电阻R1上的压降为VR1,所以VR1为VR1=VbiasR1R2(1)VR1=VbiasR1R2(1)此时放大器输入电压Vin-为VCC-VR1,记做VL=VCC-VR1。当Vin+下降到VL以下时,输出才再次翻转,芯片正常工作。迟滞电压由式(1)确定,通过调节Vbias,R1和R2的大小,可以方便地调整迟滞电压。1.2接接线电压增益文献介绍了几种高共模输入电压范围的CMOS运算放大器的设计。对CMOS工艺,采用NMOS管做为输入对管的折叠式共源共栅结构的运放,可以使共模输入电平达到电源电压。但对双极工艺,由于三极管和MOS管工作在放大区的条件不同,采用类似的npn管做为输入对管的折叠式共源共栅结构的运放,共模输入电平也只能达到VCC-0.7V。虽然可以增加一级射随器用作电位平移,但同时增加了功耗。本文设计基于双极工艺的高共模输入电平低功耗运放如图2所示,不用引入一级射随器做为电位平移,就可以使共模输入电平达到芯片内部的次级电源电压。因为共模输入电平为VCC,所以必须采用集电极接VCC的npn管作为输入对管,有源负载和偏置电流源只能放置在npn输入对管的同一侧。图2中所有电流镜均为1∶1的镜像电流源。Qn1和Qn2为集电极接VCC的npn输入对管,Qp1～Qp4为运放提供2Iref的偏置电流,其跨导为gmp,Qn3和Qn4为有源负载,其跨导为gmn。运算放大器的跨导计算。假设Qn1的基极电位升高vi,Qn2的基极电位降低vi,将输出短路到地;由对称性可知Qp2和Qp3的集电极虚地。从Qn1的发射集向下看到的交流电阻为r1,其可表示为r1=12gmp(2)r1=12gmp(2)Qn1为射随器,其发射级电压v1电压如图2中所示,则v1vi=12gmp1gmn+12gmp=11+2gmpgmn(3)v1vi=12gmp1gmn+12gmp=11+2gmpgmn(3)式中vi为输入电压变化量,由大信号条件可知gmn=2gmp=ΙrefVΤ(4)gmn=2gmp=IrefVT(4)式中:Iref为偏置电流;VT为热电压。故v1vi=12v1vi=12则Qp1,Qp2,Qn3和Qn4的集电极电流增量i1为i1=12gmpvi(5)i1=12gmpvi(5)同理,Qp3和Qp4的集电极电流增量i2为i2=-12gmpvi(6)i2=−12gmpvi(6)则整个电路的跨导Gm为Gm=io2vi=i1-i22vi=12gmp(7)Gm=io2vi=i1−i22vi=12gmp(7)式中:io代表输出电流变化量;vi代表输入电压变化量。故整个电路开环电压增益Av为Av=Gmrout=12gmprop//ron(8)Av=Gmrout=12gmprop//ron(8)式中:rout代表电路交流等效输出电阻;rop代表pnp管交流等效电阻;ron代表npn管交流等效电阻。由式(8)可知,该运放的电压增益为一般有源负载差动放大器电压增益的一半,增大Iref或者同比例增加Qp1和Qp4并联数可以提高电压增益,也可以采用增加一级共射放大器的方法。1.3计算迟滞比较器载荷如图3所示,Qn6,Qn7,Qp5,Qp6和R4为电路提供偏置;Qn1～Qn5,Qo1～Qp4和C为高共模输入电平的两级运放,其中Qn5为第二级共射放大器,进一步提高了增益,而电容C对运放进行了密勒补偿,使环路稳定;Qp7,Qn8,R1和R2,R3组成了上下门限电压切换电路。所有电流镜均为1∶1镜像电流源。计算迟滞比较器的功耗。当vin+低于VH时,Qn5的集电极为低电平,Qn8和Qp7均关断,输出电压Vout=0,此时迟滞比较器的功耗Poff为Ρoff=3(Vbias-0.7)2R4VCC(9)Poff=3(Vbias−0.7)2R4VCC(9)式中:Vbias为偏置电压;VCC为电源电压;R4为限流电阻。当Vin+高于VH时,Qn5的集电极被钳位在Vbias+0.7V,此时Qn8和Qp7均导通,且Qn8的集电极电流为VbiasR2‚Qp7的集电极电流为Vbias-0.72R4‚R3为限流电阻,电路的输出电压Vout为Vout=(Vbias-0.7)R32R4(10)此时迟滞比较器的功耗Pon为Ρon=3(Vbias-0.7)2R4VCC+VCCVbiasR2(11)式中R2为限流电阻。由式(11)可知,过压发生时,迟滞比较器的功耗增大。1.4双极工艺工艺使用Spectre仿真软件,仿真工艺库为华润上华(CSMC)1μm双极工艺。设计芯片内部次级电源电压VCC为7.4V,Vbias为1.22V,R1=20kΩ,R2=50kΩ,R3=20kΩ,R4=10kΩ,所有的电流镜均为1∶1镜像电流源。1.4.1限电压和输出高电平的仿真结果如图4所示,迟滞比较器的上门限电压VH为7.4V,下门限电压VL为6.9V,迟滞电压约为0.5V,输出高电平约为0.6V。迟滞电压和输出高电平的仿真结果与式(1)和式(10)相符。迟滞比较器的功耗约为0.55mW。1.4.2运放补偿情况迟滞比较器的运放为2级运放,会引入三个极点。文献说明了迟滞比较器处于一个负反馈环路中,根据文献,该运放引入的三个极点有可能造成稳定性方面的问题,所以需要对运放进行补偿。考虑最坏情况,假设反馈系数为1。当没有电容C时,环路的波特图如图5所示,图中Y1为增益,Y0为相位。相位零点在增益零点左边,环路有可能产生振荡。当在Qn5的基极和集电极间加上电容时,由于密勒效应,给系统增加了一个较大的负半平面极点,因此可以加速增益的衰减,提高相位裕度。当加上3pF的电容C时,环路的波特图如图6所示,其相位裕度提高至约60°,极大地提高了系统的稳定性。运放的低频开环增益约为100dB。图中表示增益M1约为0时对应相位M0的值。2实际测试测试本文提出的电路结果应用在PFC芯片的过压保护电路中,该芯片的版图如图7所示。对该芯片的过压电路进行测试,在芯片的电源上施加电压,使其VCC的变化从5V升压到9V,每变化0.2V进行一次数据记录,然后从9V下降到5V,同样每变化0.2V进行一次数据记录。将测试的数据进行描线得到如图8所示的测试结果。实际测试结果表明,迟滞比较器的上阈值点为7.4V,下阈值点为6.92V,迟滞电压约为0.48