第5篇 数据域测试

3-6:用示波器观测正弦波时，荧光屏上得到如图所示波形，试分析示波器哪个部分工作不正常?(1)为扫描锯齿波线性度不好；

(2)Y放大器引入失真，出现削顶，产生截止失真；

(3)有扫描回线，增辉电路工作不正常。

西南民族大学《电子测量原理》课件第五篇数据域测试第九章逻辑分析仪组成和基本原理

逻辑分析仪的特点与分类

逻辑分析仪的基本组成原理

逻辑分析仪的触发方式

逻辑分析仪的显示方式

逻辑分析仪的主要技术指标与发展趋势

逻辑分析仪的应用一、逻辑分析仪的特点与分类1.逻辑分析仪的特点:输入通道多

数据捕获能力强,具有多种灵活的触发方式较大的存储深度,可以观察单次或非周期信号

显示方式丰富能够检测毛刺切记2.逻辑分析仪的分类:按工作特点分类:(1)逻辑状态分析仪

(2)逻辑定时分析仪按结构特点分类:(1)台式逻辑分析仪

(2)便携式逻辑分析仪

(3)外接式逻辑分析仪

(4)卡式逻辑分析仪台式逻辑分析仪便携式逻辑分析仪卡式逻辑分析仪?外接式逻辑分析仪二、逻辑分析仪的组成原理逻辑分析仪的组成结构如图所示，它主要包括数据捕获和数据显示两大部分。信号输入信号外时钟采样数据存储时钟选择内时钟触发产生显示控制CRT数据捕获数据显示逻辑分析仪原理结构门限电平设定三、逻辑分析仪的触发原理数据流：逻辑分析仪对被测信号连续采样获得的一系列数据。通道1通道8100….1100….1000….1000….0采样时钟000….0000….0100….0100….1100….0100….0采样数据数据流触发的含义：由一个事件来控制数据获取，即选择观察窗口的位置。跟踪：采集并显示数据的一次过程称为一次跟踪触发字数据流数据窗口跟踪开始观察窗口宽度：逻辑分析仪存储深度基本的触发跟踪方式：触发起始跟踪触发字数据流数据窗口跟踪开始触发起始跟踪方式图触发终止跟踪触发字数据流数据窗口跟踪结束触发终止跟踪方式组合触发：多通道信号的组合作为触发条件，即数据字触发。每个通道的触发条件可为：“1”“0”“x”如：8个通道的组合触发条件设为：“011010X1”

则：该8个通道中出现数据：

01101001或01101011时均触发逻辑分析仪的触发方式1——组合触发在数据流中搜索到触发字时，并不立即跟踪，而是延迟一定数量的数据后才开始或停止存储数据，它可以改变触发字与数据窗口的相对位置。触发字数据流数据窗口跟踪开始延迟数(a)触发开始跟踪加延迟逻辑分析仪的触发方式2——延迟触发跟踪结束数据流数据窗口触发字延迟数(b)触发终止跟踪加延迟逻辑分析仪的触发方式3——序列触发多个触发字的序列作为触发条件，当数据流中按顺序出现各个触发字时才触发。导引条件使能第二级触发第二级触发字无效第二级触发字有效第一级触发B(导引条件)子程序C(触发条件)主程序两级序列触发工作原理4．手动触发（随机触发）无条件的人工强制触发，因此观察窗口在数据流中的位置是随机的。5．限定触发与门限定条件触发识别数据流触发信号限定条件触发产生原理四、逻辑分析仪的显示方式1．波形显示：每个通道的信号用一个伪方波显示，多个通道同时显示。2．数据列表显示将每个通道采集到的值组合成数据，按采样顺序显示。3．反汇编显示将数据流按照被测CPU指令系统反汇编后显示。4．图解显示将屏幕X，Y方向分别作为时间轴和数据轴进行显示的一种方式。五、逻辑分析仪的技术指标及发展趋势1．主要技术指标①定时分析最大速率。②状态分析最大速率。③通道数。④存储深度。⑤触发方式。⑥输入信号最小幅度。⑦输入门限变化范围。⑧毛刺捕捉能力。2．发展趋势分析速率、通道数、存储深度等技术指标也在不断提高功能不断加强。与时域测试仪器示波器的结合，提高混合信号分析能力向逻辑分析系统（LogicAnalyzeSystem）方向发展。六、逻辑分析仪的应用1．硬件测试及故障诊断激励信号被测电路逻辑分析仪1．硬件测试及故障诊断数据发生器ROM逻辑分析仪频率计地址数据外时钟ROM指标参数测试例：ROM的指标测试例：毛刺信号的测试分频电路74LS138ABCG/G2A/G2B逻辑分析仪（a）译码电路的测试（b）译码电路输出定时逻辑定时分析仪测试译码电路及其毛刺/Y0/Y1/Y2/Y3/Y4/Y5/Y6/Y72．软件测试与分析逻辑分析仪也可用于软件的跟踪调试，发现软硬件故障，而且通过对软件各模块的监测与效率分析还有助与软件的改进。03CF042D03F2通路A通路B分支程序的跟踪测试通路B触发条件（03F2）通路A导引条件（042D）例：分支程序的跟踪《电子测量原理》课件项目详解：便携式逻辑分析仪

一、技术指标介绍

二、总体结构

三、数据捕获原理

四、系统接口

五、虚拟操作面板《电子测量原理》课件什么是逻辑状态分析仪？

什么又是逻辑定时分析仪？

逻辑分析仪可分为：

逻辑状态分析仪（LogicStateAnalyzer）和逻辑定时分析仪（LogicTimingAnalyzer）。逻辑状态分析仪：

工作在同步方式下，同步采样用被测电路的时钟或信号作为逻辑分析仪的时钟进行采样。这个时钟对逻辑分析仪来说是外时钟。

同步采样用来实现对被测系统工作状态的分析，能保证逻辑分析仪按被测系统的节拍工作，状态分析的测试结果常以十六进制或二进制数表示。逻辑定时分析仪：

逻辑定时分析仪工作在异步方式下，采样时钟由逻辑分析仪内部提供，这个时钟也称为内时钟。

异步采样用来分析被测系统若干相关总线上逻辑波形的时序关系。为了提高测量精度和分辨力，通常要求定时分析的采样时钟频率相当于最窄观察脉冲对应频率的5－10倍。项目详解：便携式逻辑分析仪

一、技术指标介绍

二、总体结构

三、数据捕获原理

四、系统接口

五、虚拟操作面板项目详解：便携式逻辑分析仪

一、技术指标介绍

二、总体结构

三、数据捕获原理

四、系统接口

五、虚拟操作面板基于USB的外挂式高速虚拟逻辑分析仪总体结构框图1.逻辑分析仪工作原理数据采集与控制模块及FIFO在一片FPGA（FieldProgrammableGateArray）芯片中实现。

前向通道捕获从探头传来的被测信号，数据采集与控制模块处理并控制数据存储，USB接口芯片从存储器中把数据读到PC中显示。为什么要使用FPGA呢?

数据采集与控制模块主要包含采样锁存电路、时钟产生电路、毛刺检测电路、触发识别与控制电路、存储器读写控制等。数据采集与控制模块电路复杂，工作频率高，对时序要求严格，在研制和调试过程中需要做许多改动。显然，使用分离的专用逻辑器件不能很好满足实际需要，为了保证系统正常稳定工作，我们采用了FPGA芯片来实现。

2、关键技术方案的确定:所谓高速，假设要求定时采样率最高500MHz，如果现有FPGA的处理速度达不到那么高，所以需要采取措施降低系统的工作频率。有两种方案可以实现这个目的：（1）采用时钟移相的办法：（2）采用串并转换技术：（1）采用时钟移相的办法：通过移相把一路低速时钟变成相位差相等的多路时钟，用这组时钟去采样数据并分别存储，然后应用软件把几组数据按顺序排列，实现高速采样的目的。例如：把一路125MHz的时钟变为四路相差90°的时钟，分别采样存储，就可以组成相当于500MHz采样率的数据流。1s4s（2）采用串并转换技术：把高速的串行输入数据以低速的并行方式输出，可以用低速时钟去处理并行输出数据，达到降低后续数据处理工作频率的目的。方案分析结论：考虑到器件的传输延迟以及FPGA布局布线的不可预测性，采用移相的方法调试难度很大。以相差90°的四路125MHz时钟为例，相邻两路的相位时间差只有2ns，还要考虑时钟抖动、偏斜等，设计效果难以保证。而串并转换技术可以提供更加稳定和可靠的性能，所以本设计采取串并转换的办法。串并转换有两种方法：一种是用专用的串入并出移位寄存器芯片和FPGA结合，可以采用的移位寄存器有SY100S341等。移位寄存器并行输出的数据在FPGA中以低速时钟处理；另一种是采用有内嵌串行接收器的FPGA，直接在FPGA内部实现串并转换。在第一种方法中，需要给移位寄存器提供500MHz的时钟，这提高了对硬件电路和PCB布板要求，而且对移位寄存器并行输出的采样时序要求也比较严格。而在FPGA中用内嵌的串行接收器实现串并转换则不需过多考虑这些问题，因为串并转换、时钟倍频、并行输出数据锁存等全部在一个内嵌串行接收器中实现，减少了调试工作量、增加了系统稳定性.数据采集与控制模块原理项目详解：便携式逻辑分析仪

一、技术指标介绍

二、总体结构

三、数据捕获原理

四、系统接口

五、虚拟操作面板三、数据捕获原理1、前向通道设计2、数据采样3、毛刺检测4、触发识别5、数据存储控制

1、前向通道的设计前向通道捕获探头电缆传来的被测信号，并把它转成二进制形式送到后级处理。前向通道原理如下图，它由衰减网络、阻抗变换、电平比较、电平转换等部分组成。（1）衰减网络、阻抗转换电路：

扩大了被测电平范围，减少了加在被测电路上的容性负载，提高了通道的输入阻抗，减小被测信号失真。（2）电平转换：采用比较器对被采集信号与预定的门限电压进行比较，把被采集信号转换为二进制数据，以便于接下来的数据的处理。

电平比较的电路框图为什么要使用差分方式传输?差分电平信号两者产生的电磁场相互抵消，向外辐射的电磁波更少，也就减少了EMI。同样也减少了对参考平面的依赖，能够抵消共模噪声的干扰，提高了通道的抗干扰性能，且差分信号摆幅很小，大大提高了传输速率。电平比较的电路框图门限电路:主要由D/A转换器、参考电压、电压调整电路等组成。参考电压DAC光耦DACADACBDACCDACD门限输出控制时序原理：A1A0指定通道、D0-D7设定比较电压值数据在CLK下降沿输入D/A寄存器，先输入通道选择位A1A0.接着是电压范围选择位RNG，‘1’表示电压范围是2倍参考电压，‘0’表示电压范围是1倍参考电压。然后就是8位有效数据，高位在前。数据写完后，LOAD拉低，此时所选择通道的模拟输出电压更新。三、数据捕获原理1、前向通道设计2、数据采样3、毛刺检测4、触发识别5、数据存储控制

2、数据采样

定时分析工作原理：数据串行输入一个工作在高倍时钟（串行时钟）的串入并出移位寄存器，等寄存器存满一次后，用低速时钟（并行时钟）去采样锁存移位寄存器的并行输出。这样我们就可以用低速时钟去处理采样到的数据。西南民族大学举例说明：若串行采样时钟为500MHz，则并行时钟为62.5MHz。8路并行数据分别送到8组存储电路，在并行时钟的驱动下同步存储，应用软件从存储器中读取有效数据并用插值的方法，按顺序组合起来，便实现500MHz的数据采样率。2、数据采样（续）

状态分析工作原理：状态分析的输入数据与采样时钟是同步的，进入数据采集模块的数据和同步时钟之间的关系必须满足建立保持时间。但是