7两级CMOS运算放大器设计1

1AnalogandMix-SignalIntegratedCircuitDesign

--两级CMOS运算放大器设计西安电子科技大学微电子学院刘帘曦西安电子科技大学2CMOS运算放大器的基本分类西安电子科技大学单级差分运算放大器（电流镜做负载的差分放大器）套筒式共源共栅CMOS运算放大器（单级）折叠共源共栅CMOS运算放大器（单级）两级CMOS运算放大器Rail-to-Rail

CMOS运算放大器ChopperCMOS运算放大器3一、运放的概念、组成与电路结构西安电子科技大学运算放大器（简称运放）是模拟电路和混合信号电路中最主要的电路模块之一。将运算放大器配以各种辅助电路，则可以实现对输入信号的条件放大、微分、积分、求积、对数等运算功能；理论上说，运放的差模电压增益为无限大，输入阻抗也是无限大，输出阻抗为零，但实际的运放的性能只能接近这些值；运放作为一种有足够正向增益的放大器，当加上负反馈时，其闭环转移函数与运放增益无关；4两级CMOS运算放大器设计一、两级运放的概念、组成与电路结构二、两级运放的频率补偿三、两级运放的一般设计方法四、两级运放的仿真和测试五、两级运放的版图设计西安电子科技大学5两级CMOS运算放大器的提出西安电子科技大学差分放大器可以称为一级运算放大器，其电路的增益由输入对管的跨导与输出阻抗的乘积来决定，因而一般都无法达到高的增益

；共源共栅结构虽然在一定程度上提高了电路增益，但是却限制了电路的输出摆幅

；提出两级放大器的结构。6CMOS两级运算放大器的基本特性（性能指标）直流开环增益（DCOpen-LoopGain）>70dB单位增益带宽（Unit-GainBandwidth）>5MHz相位裕度（PhaseMargin）45<PM<75失调电压（OffsetVoltage）VOS<20mV建立时间（SettingTime）TSET<1us电源抑制比（PSRR）>60dB共模抑制比（CMRR）>60dB输出电压摆幅（OutputVoltageSwing）>1.5V（Rail-to-Rail：0~3.3V）芯片面积（SiliconDieArea）西安电子科技大学7两级CMOS运算放大器的基本结构西安电子科技大学

M1和M2的宽长比相等，M3和M4的宽长比相等;两级运放的电路具有两个高阻节点A和B，这就是说电路存在两个主极点，因而降低了运放的相位裕度;为了使运放稳定工作，通常在两级运放的第一级和第二级之间中加入补偿电容，即在A点和B点之间加入补偿电容Cc（Miller电容），通过补偿电容的反馈作用，把两个极点拉开。

（a）无补偿运放（b）有补偿运放8密勒定理西安电子科技大学

式中，，是所关心频率下的小信号增益，通常为简化计算，我们一般用低频增益来代替AV，这样可以使我们深入理解电路的频率特性。

（a）（b）9二、两级运放的频率补偿西安电子科技大学运放一般用在负反馈结构中，在此结构中，相当高而又不确定的开环增益和反馈一起作用，可以获得一个很准确的转移函数，它是含有反馈参数的函数

下图表示了一种通用的负反馈结构，图中A是放大器增益，通常是运放的开环差分电压增益，F是从运放的输出通过负反馈，回到输入的转移函数如果直流开环增益A(0)在1000到2000之间，而F(0)＝1，则前向增益在0.999到0.9995之间变化。如果回路增益很高，则可用反馈网络来精确控制前向转移函数。这就是运放的应用原理。

反馈系统

10两级CMOS运放的稳定性分析西安电子科技大学反馈信号必须满足一定的相位和幅值条件，以避免信号产生再生现象，即满足下式：（如果出现了再生，就可能使运放产生振荡

）其中ω0定义为：上述条件也等价为：其中ω0定义为：11波特图西安电子科技大学1、幅频曲线中，每经过一个极点ωP(零点ωZ)，曲线斜率以-20dB/dec(+20dB/dec)变化。2、相频曲线中，相位在0.1ωP(0.1ωZ)处开始变化，每经过一个极点ωP(零点ωZ)，相位变化-45°(+45°)，相位在10ωP(10ωZ)处变化-90°(+90°)3、一般来讲，极点

(零点)对相位的影响比对幅频的影响要大一些。12两级CMOS运放的稳定性分析西安电子科技大学也就是说，稳定性是由单位开环增益的相位值决定的，即由相位裕度决定。所以系统稳定性的重要体现就是运放的相位裕度较大，一般运放的相位裕度要求在60o左右。

13两级运放稳定性的其他描述西安电子科技大学两级运放设计中也有用其他参数来表征稳定性，例如：建立时间或者转换速率。14无补偿两级运放的小信号模型

西安电子科技大学15无补偿两级运放的小信号模型

西安电子科技大学

无补偿运放的二阶模型，为使结果通用，用角标I表示第一级的元件，角标II代表第二级的元件;其中RІ（RІІ）是从运放的第一（二）级的输出端“看到的”与地之间的电阻，CІ（CІІ）是从运放地第一（二）级的输出端“看到的”与地之间的电容。

传输函数：两个极点的位置：

16有补偿两级运放的小信号模型西安电子科技大学补偿电容CC的作用是削弱主极点的影响而扩大运放的频宽，由于补偿电容CC的引入，运放的传输函数变为两个极点变为

17补偿电容CC对两级运放的极点-零点的影响西安电子科技大学补偿电容CC在右半平面（RHP）引入了一个零点Z若CІІ>CC>CІ，且CІІ>>CІ

18三、两级运放的设计设计流程用途和要求选择和确定运放的基本结构，做出一个描述全部晶体管互连的图；确定运放的直流电流，并设计所有晶体管尺寸和无源器件大小；

仿真辅助优化设计物理设计

晶体管的物理设计

整体版图设计

寄生参数提取和后仿真

物理规则检查和电气规则检查制造与测试西安电子科技大学19两级运放的设计方法西安电子科技大学设计运放之前需要确定的条件1、基本条件：工艺要求（VT，K’，Cox等）；电源电压、电流及其范围；工作温度和范围；2、电学参数要求20两级CMOS运算放大器的平衡条件

西安电子科技大学观察两级运放，在M1-M7中，只有M4是无法保证其饱和的。假设Vsg4=Vsg6，这样电流镜M3和M4完全对称了，而且确保了M4饱和。而如果Vsg4=Vsg6成立，那么：另外，当电路平衡时，I5=2I4，且I6=I7，因此平衡条件可以表述为：21两级CMOS运算放大器的一些重要关系

西安电子科技大学22两级CMOS运算放大器的设计步骤（1）

1、设计步骤从选定电路中所用MOS器件的长度入手，此长度决定了沟道长度调制参数，这是计算增益必不可少的参数。选定了标准MOS晶体管器件长度后，下一步是确定最小补偿电容CC，配置一个比GB高2.2倍的负载极点P2可得到60度的相位裕度，即极点和零点的位置要求CC的最小值为(设Z>10GB)

西安电子科技大学2、下一步，根据转换速率的要求计算最小尾电流I5，即如果没有给定转换速率SR，则可以按建立时间TSET的要求来选值，并设输出摆幅约为电源的一半，如此求得的I5以后还可根据要求进行修正。

23两级CMOS运算放大器的设计步骤（2）西安电子科技大学3、用共模电压范围（高电平）来确定M3的宽长比，即

如果(W/L)3的值小于1，就必须增加此值并使W和L乘积最小，这是为了减小了栅区的面积，也减小了栅电容。此电容会影响极点－零点对，使相位裕度减小一点。

4、从CC和GB的表达式来确定输入晶体管的跨导，可以用下面方程来计算跨导gm2从而可直接求得输入晶体管M2的宽长比24两级CMOS运算放大器的设计步骤（3）西安电子科技大学5、下面利用共模电压范围（低电平）计算M5的饱和电压：若VDS5＜100mV，则可能会使(W/L)5过大，这是不可接受的。若VDS5＜0V，则说明所确定的共模范围CMR的技术规范太严了。为此，我们可以减小I5或增加(W/L)1。注意，应考虑条件改变后对前面设计步骤的影响。这样反复迭代，直到获得满意的结果。6、由求得的VDS5得到(W/L)5为

7、要得到60度的相位裕度，应假设负载极点位于GB的2.2倍处。由此及p2关系式，可求出跨导gm6：25两级CMOS运算放大器的设计步骤（4）西安电子科技大学计算I6：要根据输出电压最大值来调整S6，保证M6饱和。

8、计算S626两级CMOS运算放大器的设计步骤（5）西安电子科技大学10、最后检查运放的总增益和运放功耗：11、如果增益太低，许多参数还要再做调整，例如减小I5和I6，增大M6的宽长比并减小M2的宽长比等。9、运放平衡时有：I6=I7，因此可得：可以据此检查最小输出电压的要求。

12、仿真所有参数，检验是否满足设计之初的电学要求。27运放的性能与器件、电流之间的关系西安电子科技大学漏极电流M1和M2M3和M4M6M7补偿电容CCI5I7W/LLLW/LL增大直流增益↓1/2↓1/2↑1/2↑↑↑1/2↑增大GB↑1/2↑1/2↓增大RHP零点↑1/2↑1/2↓增大SR↑↓增大CL↑在完成以上计算和设计后，可以采用Spice仿真软件进行仿真验证。

28四、两级运放的仿真和测试西安电子科技大学仿真是对设计的细化和验证，对精度的提高，对性能的优化，是一个逐次逼近理想值的过程。目前模拟信号的仿真工具是Hspice和Spectre，仿真方法主要是瞬态仿真、直流扫描和交流扫描；直流仿真（DC）：直流分量与电路参数的关系瞬态仿真（TRAN）：时间与电路参数的关系交流仿真（AC）：频率与电路参数的关系29四、两级运放的仿真包含内容西安电子科技大学对运放的仿真主要包含以下方面的内容：开环增益和相位裕度（AV&PM）共模输入电压范围（VICMR）失调电压（VOS）转换速率（压摆率SR）和建立时间（TSET）共模抑制比和电源抑制比（CMRR&PSRR）30开环增益和相位裕度的仿真（AC分析）西安电子科技大学31共模输入电压的仿真和测试（DC分析）西安电子科技大学对输入信号在0~Vdd范围内进行DC分析，测试输出电压能够跟随输入电压的的范围，即为运放的共模输入范围，这种方法是建立在输出摆幅不影响输入范围的基础之上的。32系统输出失调电压的仿真和测试（DC分析）西安电子科技大学定义：实际运放中，当输入信号为零时，由于输入级的差分对不匹配及电路本身的偏差，使得输出不为零，而为一较小值，该值为输出失调电压。33SR和TSET、VOS的仿真和测试（TRAN分析）西安电子科技大学34PSRR和C