双极型集成电路可靠性研究综述

双极型集成电路可靠性研究综述

1“摩尔定律”和双极型薄膜集成的理论模型在现代战争中，武器装备的现代化水平和程度对战争的胜利起到了重要作用。集成电路芯片作为现代军事电子信息装备的基础和核心,其性能和可靠性很大程度上决定了武器装备的性能和可靠性。自1958年发明集成电路以来,集成电路的发展基本遵循“摩尔定律”,即每隔三年集成度增加4倍,特征尺寸缩小2√2倍。从集成电路自身的发展来说,高性能和高可靠性是其发展的两个制高点。双极型集成电路由于具有比MOS集成电路更高的工作频率(速度)、更强的驱动能力、较低的噪声以及优良的匹配特性而大量应用于现代武器装备中。军用双极型集成电路由于使用场合和使用环境的特殊性,需要承受高强度机械应力、电应力、热应力、射线辐射应力、生物及化学环境应力等苛刻的环境条件。因此,可靠性已成为军用双极型集成电路最重要的参数指标之一。本文介绍双极型集成电路主要面临的可靠性问题,归纳和总结双极型集成电路主要的失效模式,针对各种不同的失效模式,提出相应的改进措施,对指导和服务军用双极型集成电路的研制和生产、提高双极型集成电路的可靠性具有十分重要的意义。2不同应用环境的可靠性可靠性技术是20世纪50年代发展起来的一门综合性技术,它包括可靠性数学、可靠性试验、失效分析、可靠性管理以及设计、生产和维护使用中的质量控制及可靠性保证等方面。标准上通常将可靠性定义为:“产品在规定的条件下和规定的时间内,完成规定功能的能力”。高性能双极型集成电路在其存储到使用的整个工作寿命期间将会承受各种应力;双极型IC在不同应用环境应力下的可靠性问题主要有三大类:1)双极型器件的可靠性;2)电极与金属互联系统的可靠性;3)装配和封装的可靠性。2.1双极器的可靠性2.1.1si-sio界面的影响随着双极型IC集成度的不断提高,双极器件的特征尺寸亦不断缩小,器件中电场强度不断增大、载流子效应影响日益显著,严重影响双极型IC的可靠性。由于在双极型器件中Si-SiO2界面的SiO2一侧存在界面陷阱电荷Qit,当双极型晶体管的发射结发生雪崩击穿时,热载流子从势垒区电场获得足够能量,轰击Si-SiO2界面,使有效复合中心密度(Qit)增加,这在浅结、重掺杂发射区的双极超高频晶体管中尤为突出,导致晶体管的hFE及输出功率下降。Qit的进一步增加可能导致器件失效;当PN结发生表面雪崩击穿时,载流子不断受到势垒区电场的加速,有可能注入附近的SiO2中,并为陷阱所俘获。注入SiO2的载流子可以为电子,也可以为空穴,与SiO2中电场的方向有关。比如,注入载流子后,PN结表面处势垒区宽度变窄,击穿电压降低;反之,则增高击穿电压,使击穿电压随时间变化,即产生击穿电压的蠕变。减小双极晶体管中的热载流子效应,需从合理的工艺选取、器件结构设计,以及工作条件设置等几个方面着手。1低频低噪声工艺主要采用微胶囊的低噪声聚单因素试验,主要来源于以减少实际基础基区掺杂浓度和热感或互硅材料选用(100)晶向,使Qit最小;生长氧化层后,进行适当的高温退火处理,以降低Qit;在低频低噪声工艺中,适当腐蚀发射区表面,降低基区掺杂浓度,以及采用减少应变或热感生缺陷的工艺,可以降低Qit;器件表面用化学汽相淀积氮化硅保护膜,防止由于外界水分、杂质等侵入而在Si-SiO2界面的SiO2一侧形成Qit。2少结电场集中主要通过改善双极器件结构,减弱双极器件的结电场和表面电场集中。减少结电场集中的主要方式有:增加扩散结深、分压环结构、圆角图形、NPN管采用高硼扩散区、高反压管采用台面结构等。减少表面电场集中的办法有:刻槽法、台面结构、npn管集电区采用弱P型,同时加n+切断环。3工作条件通过设置适当的静态工作点,限制晶体管VCE的大小,也可改善热载流子效应。2.1.2双极型的ic静电放电损伤效应(ESD)是目前IC可靠性最重要的研究问题之一,随着器件尺寸的不断减小,ESD问题已经成为集成电路中最主要的可靠性问题。所谓ESD现象,就是在集成电路芯片的制造、运输、使用过程中,芯片的外部环境或者内部结构会积累一定量的电荷(静电有三种产生方式,即容性带电、感性带电和摩擦带电),这些积累的电荷会瞬间通过芯片的管脚进入IC内部。瞬间通过IC内部的电流峰值可以达到数安培,这个瞬态大电流足以将芯片烧毁。双极型IC中最容易发生ESD损伤的地方主要集中在输入回路、输出回路、高阻部分、电场集中的边缘处(扩散区边缘和金属化边缘)以及结构上的薄弱处,如细小金属化、EB结(特别是浅结)、薄氧化层、热容量小的地方等。针对双极型集成电路自身的特点,为了克服ESD对其带来的可靠性问题,除了加强在生产与使用环境以及储存或运输中对IC芯片的静电防护外,最重要的是加强双极型IC的片上(On-Chip)ESD保护器件/电路设计,同时,通过版图优化设计,增强电路的抗ESD损伤能力。1scr防护器件利用“虚拟发射极”晶体管、大尺寸二极管、双二极管或者其他新型结构的ESD保护器件/电路,为每一个I/Opad缓冲区到附近的pad以及到电源网络(VSS或VDD)提供一个良好、均匀的大电流分流通道;避免出现电流密度不均匀现象,在需要保护的器件附近,利用二极管或晶体管,形成均匀的限流通道和电压箝位(线性集成电路中的电容器应与集成电压足够低的PN结并联,如肖特基二极管);采用新型SCR防护器件;小尺寸晶体管的基极增加串联电阻,或者在EB结上反向并联二极管,以形成充电回路。2金属化层的接触增加基极接触附近的发射结周长,将输出晶体管的发射极设计成梳状;采用均匀的宽地线和电源布线,注意接触孔的用法和通孔的距离,以及上下孔之间的关系,尽可能避免金属化层的交叠;避免把关键的ESD通路置于易引起ESD的拐角管脚处;尽可能避免寄生MOS电容;避免金属化层与扩散电阻直接接触,采用短多晶硅条相连;为避免在芯片周围聚集静电脉冲,输入保护网络应靠近衬底链接。2.1.3双极型器件抗辐射技术的改进双极型IC在空间及军事应用中面临苛刻的辐射环境,抗辐射加固双极型IC已成为电子系统在核辐射环境可靠工作的必要条件。因此,研究双极型IC抗辐射加固技术具有十分重要的现实意义。由于辐射环境和辐射因素不同,对双极型集成电路产生的效应和影响也就不同。辐射环境主要是指核爆炸产生的人为辐射环境和航空航天飞行或探测所遇到的空间自然辐射环境。核辐射环境中的高能粒子主要有快中子流、高能电子流、γ射线、X射线、α射线和β射线等。其中,对双极型器件危险最大的是快中子流和γ射线。快中子流辐射主要使器件材料产生位移效应,使器件材料中少数载流子寿命减少、材料电导率降低、载流子迁移率下降;γ射线辐射主要使器件材料产生电离效应,使器件引入表面缺陷,在反偏PN结中形成瞬时光电流。快中子流辐射引起的位移效应和γ射线辐射引起的电离效应都会引起双极晶体管电流放大系数hFE的下降和漏电流的增大,从而对电路性能造成严重甚至是致命的损害:对于功率晶体管,衬底电阻率的增加和电流增益的降低会导致饱和深度减小,使其饱和压降明显增大;对于开关晶体管,少子寿命的降低以及电阻率的增加,会使其上升时间增加,存储时间和下降时间减少。此外,快中子流辐射还会造成双极晶体管微波截止频率下降,双极型逻辑集成电路的低电平阈值升高。如前所述,双极型器件抗核加固的主要目标即需设法减少或消除快中子流辐射和γ射线辐射的影响。针对双极型IC自身的特点,主要从器件结构加固、元器件间的隔离加固、电路设计加固、工艺加固等几个方面来提高双极型IC抗辐射的可靠性[17,18,19,20,21,22]。1)器件加固方面,在实现器件性能的前提下,尽量减小双极晶体管有效基区的宽度;使器件工作在电流增益变化的峰值;尽量减小发射极的周长和扩散窗口面积;在保证击穿电压满足要求的前提下,尽可能降低集电区电阻率。采用外延集电极结构等方法,降低饱和压降。在版图设计上,应尽量采用小发射区面积和收集区面积。将金属层作在发射结的氧化层上;增加高掺杂基区保护环;针对辐射时基极电流的增加量对基极表面的掺杂分布、电势分布、几何尺寸、基极表面氧化层中的离子注入分布等较敏感,通过增加基极表面掺杂来改进双极晶体管的抗辐射能力;采用各种离子注入的场氧化物,提高热电子和辐射加固性能;减小基区表面氧化层的厚度,提高辐射性能;用最小发射极周长与面积之比来设计晶体管;减小基极接触区和发射极边缘之间的本征基区表面面积,因该区易受电离辐射损伤;采用多晶硅发射极等。2)在元器件间隔离加固方面,优先采用深槽隔离或全介质隔离技术,对于深槽隔离结构,当其受电离辐射时,深槽内壁和填充多晶硅之间的氧化层内可俘获正电荷,导致p型衬底反型,从而使隔离两边的元件之间产生漏电通道。对于全介质隔离结构,这种结构具有极强的闭锁抑制能力、极好的抗瞬时扰动的特性、良好的抗中子损伤特性和良好的长期电离损伤控制特性、很高的抗瞬时剂量率辐射能力。需要注意的是,双极晶体管的发射结不能靠近深槽墙,否则对电离辐射敏感。3)在电路设计加固方面,首先是针对辐射环境及电路功能的技术要求,合理地选择元件类型。对抗中子和电离辐射能力而言,一般规律是,高频晶体管比低频晶体管强;小功率晶体管比大功率晶体管强;二极管比三极管强;npn管比pnp管强;薄膜电阻比扩散电阻强。在抗核加固集成电路的设计中,通常采用的方法是提高设计余量,该方法可使双极电路的抗辐射能力提高1～2个数量级。在线性电路设计中,通常采用直接耦合的方式来减少辐射恢复时间。若电路中的电容器上存在直流电位,可用稳压二极管代替电容器,但需考虑辐射时稳压二极管上的光电流响应是否能够接受。在放大器设计中,通常采用推挽电路结构。这种推挽放大器电路受电离辐射时,其中的晶体管常被激励至饱和状态,使正负电源短路而产生很大的浪涌电流,导致晶体管损坏。可在每一电源引线中接入一小电阻,使瞬变电流降低到允许的范围内。若电路中的稳压器件在辐射时产生饱和,会使电路负载上产生过电压,可在其集电极上增加一个降压电阻来解决。稳压器件输出端的大电容滤波器受辐射时,也会产生浪涌电流,在电路中可连接一个小电容器,使其浪涌电流变化被限制到允许的范围内。对电路中的共发射极放大器结构,可采用光电流对消技术,使辐射产生的光电流从E-B结分流,从而解决晶体管的饱和造成的辐射损伤问题。这种光电流对消技术还可应用于分流负载和关键电容器受辐射时产生的光电流。在电路中的共集电极放大器结构受电离辐射时,表面效应引起晶体管的放大倍数下降的问题,可采用让晶体管工作在放大倍数的峰值状态的方式来解决。在运算放大器受辐射时引起放大倍数的降低,可采用增大增益容限、运用较大的集电极电流、运用反馈及附加增益级等措施。在电路中的共发射极放大器结构受中子辐射时,会引起静态工作点变化,可采用低阻抗偏置电路,使Ib电流保持稳定的发射极电流,以阻塞Vbe的变化。电路中的共集电极放大器结构受中子辐射时,会引起输入阻抗降低,可应用达林顿对管来解决。4)工艺加固方面,在芯片表面,利用CVD技术生长一层抗辐射能力强的表面钝化层,如Si3N4、SiO2或者它们的复合膜。2.1.4其他方面的可靠性问题除了上述主要可靠性问题外,双极器件氧化层中的电荷、缺陷,以及Si-SiO2的界面陷阱电荷和器件内部的金属离子,也对双极型集成电路的可靠性产生一定的影响,导致双极器件的击穿电压降低、漏电流增大,甚至短路。对于这类电荷和缺陷引起的可靠性问题,主要通过加强工艺控制来解决;此外,热电效应也是双极型集成电路另一个重要的可靠性问题,最为典型的是器件的“二次击穿”导致双极型功率器件的烧毁。功率管的抗热电效应是双极型功率集成电路(如DC-DC电源管理芯片)面临的主要可靠性问题之一,主要采用增加发射极镇流电阻负反馈技术,改善正偏二次击穿特性;对微波功率管,采用网络匹配技术;采用集电极镇流电阻(加厚外延层厚度,采用多层集电区),改善反偏二次击穿,改善晶体管的散热机构;加强工艺控制,减少芯片表面和体内缺陷。2.2电极和金属互联系统的可靠性2.2.1铝芯表面腐蚀的影响及解决方法集成电路在完成所有元器件制造工艺之后,需要通过制作欧姆接触和金属连接来实现整个电路的功能。在双极型IC中,金属化工艺主要采用金属铝。实践表明,纯铝金属化系统在电路使用过程中存在十分严重的可靠性问题。首先,铝质地软、易划伤,轻微的划伤往往要在集成电路工作几千小时后才发生失效,对集成电路造成严重的可靠性隐患。其次,铝的化学活性非常高,易被腐蚀,在干燥的空气中时,其表面自然氧化形成一层Al2O3保护膜,并阻止氧化反应继续进行。如果空气湿度较大,将反应生成既能溶于碱性溶液也能溶于酸性溶液的双性Al(OH)3;当存在表面离子粘污时,如常见的氯离子粘污,铝表面极易通过如下反应发生腐蚀:2H2O→4H++4e-+O2↑2Al+6H+→2Al3++3H2↑2Al+6H2O→2Al(OH)3+6H+6H++6e-→3H2↑图1为集成电路表面的铝条在高湿环境下发生腐蚀反应后的显微照片。可见,Al在高湿环境下的化学腐蚀显著地影响了集成电路的长期可靠性,为了避免Al的划伤以及发生化学腐蚀反应,应该在铝布线完成后,在芯片表面淀积一层SiO2-Si3N4复合钝化层,既可防止铝条表面的机械划伤,又能阻止空气中的水汽对铝条造成化学腐蚀。再者,由于硅铝互溶易导致双极型集成电路中浅结器件产生结尖峰和结穿刺的问题,在硅上制作欧姆接触时,铝-硅接触系统为形成良好的欧姆接触,必须在450℃～550℃高温下进行热处理,以形成硅铝合金。由于硅在铝中的固溶度比铝在硅中的固溶度大得多,固溶度之差导致界面上的硅原子净溶于铝,且硅在铝中具有较高的扩散系数;同时,界面上的铝也扩散到硅中填充硅中空位,发生由于硅的局部溶解而产生铝“穿刺”透入硅衬底的问题,这样,就可能穿透浅结器件的PN结,造成短路。解决浅结穿刺的方法主要为:1)采用Al-Si合金膜取代纯Al膜;2)加阻挡层;3)淀积金属和硅的混合物;4)采用多层金属系统;5)采用铝-阻挡层-硅化物-硅接触系统。2.2.2形成断路和在一般社会中的al离子电迁移(EM)是IC电极系统最主要的可靠性问题。由于Al金属膜具有多晶结构,在较高的直流电流密度下,金属Al中的Al离子受到电流对它的作用力而随着电子流一起移动,产生的Al离子空位向相反方向移动,沿电子流方向的末端,最终形成Al原子堆积产生的小丘,可能造成极间短路;而另一端空位则聚集形成空洞,造成断路。金属Al的电迁移程度与温度和通过的电流密度正相关。因此,为了提高Al互联系统抗电迁移的能力,主要从设计和工艺上采取措施。1增大台阶处金属线严格执行国军标规定的最大设计电流密度;通过增加金属膜厚度和宽度,降低电流密度(特别注意版图设计时,应尽量增大台阶处金属线的宽度);对于高频功率管,采用覆盖式或者梳状发射极图形,同时注意分散有源器件。2多层金属系统改进金属化系统,在铝中掺入少量抗疲劳杂质,如:硅、铜,形成合金,增大Al的晶粒;或者在Al上覆盖钝化层,如SiO2-Si3N4复合钝化层,采用金或铝的多层金属系统;合理选择封装工艺,增强芯片的散热能力,降低芯片工作温度。2.2.3高温应力时al膜电路设计随着双极型集成电路集成度的不断提高,相应的金属Al互联系统的线宽也越来越小。在这种情况下,Al互联系统的应力迁移(SM)现象给集成电路的可靠性带来严竣的考验。应力迁移是由单一温度应力引起的,由于Al膜CTE比Si和SiO2大,当芯片处于高温应力时,Al膜将受到SiO2或者Si的张应力,引起Al原子的迁移,导致形成空洞,最终可能引起铝条断开,从而造成电路失效。通常情况下,温度越低,Al膜受到的应力越大;温度越高,Al原子越容易迁移。需要注意的是,应力迁移的初始阶段虽然不会发生铝条断裂,仅仅会使铝膜的电阻增大,但会使其表面温度和电流密度的不均匀性增强,从而引起某些区域的电流密度显著增加,进而加速铝膜的电迁移现象,形成恶性反馈,最终导致铝条断裂,电路失效。为了降低应力迁移对集成电路可靠性造成的潜在损害,在版图设计时,应在设计许可的范围内尽量增大铝条的宽度;在工艺上,往Al中掺入适量的Cu(可以抑制Al晶界的扩散),以及增大铝晶粒的尺寸,都可以提高Al膜层抗应力迁移的能力。2.3安装和安装的可靠性2.3.1金属环境和理论指导下的键合工艺集成电路的失效约有1/3到1/4是由引线键合引起的,可以认为,增强引线键合的可靠性,对提高整个集成电路的长期可靠性具有十分重要的意义。集成电路封装所用内引线包括金丝和铝丝两种,引线键合的可靠性主要与键合工艺及封装外壳键合区镀覆结构、镀层厚度、内引线柱高度等因素密切相关。目前,双极型IC通常采用陶瓷或金属外壳,键合区主要采用电镀Au,键合丝材料为Au丝和Al丝两种。Au-Al之间的键合在我国集成电路封装中应用相当普遍。当键合丝通过较大的电流密度,或者电路长期处于较高的环境温度时,Au-Al键合点处由于发生固相反应而形成多种金铝化合物。由于这些金属间化合物的晶格常数不同,机械性能和热性能均不相同,故反应时会产生物质移动,从而在界面形成Kirkendal空洞或产生龟裂。随着时间的延长和温度的提高,金属间化合物的厚度逐渐增加;同时,Kirkendal空洞及其周围的裂纹不断扩展,导致键合强度急剧降低,直至失效。因此,高性能集成电路封装应尽量避免Au-Al键合。对于需要采用粗Al丝键合的功率集成电路,封装外壳键合区的镀层应选择Ni;同时,由于化学镀Ni比电镀Ni厚度均匀性高,且活性更高,能够增强Al-Ni键合强度,因此,为了提高键合的可靠性,应在管壳键合区采用化学镀Ni,且应通过实验确定镀Ni层的最佳厚度,通常镀Ni层的厚度应大于5μm。若确需在底部镀Ni后再镀金的外壳引线键合区的金层上键合Al丝,应严格控制金层的厚度。为了保证镀金引线键合的可靠性,同时,兼顾外引线的可焊性,外壳引线键合区的镀金厚度应在0.7μm左右,最佳镀层厚度应根据不同Al丝线径,通过实验确定。同时,由于键合强度与外壳内引线柱高度负相关,因此,在设计封装外壳时,应在满足用户使用要求的前提下,尽量降低内引线柱的高度。为了提高引线键合的可靠性,还应严格按照国军标的相应要求,控制键合工艺,如键合点的宽度不应超过引线直径的3倍,集成电路键合丝的尾部长度不应超过键合丝直径的2倍等。键合前,应对管壳进行清洗,确保键合区的洁净;选择合适的劈刀,在正式产品键合前,通过实验,确定键合的最佳压力和超声功率,避免因键合压力过大而损伤键合丝,引起断线和诱发电迁移效应;同时,避免因键合压力过低导致虚焊,避免超声能量过高导致Si晶格层错,机械强度降低;并通过选择合适硬度的键合丝,提高键合强度等措施,增强引线键合的长期可靠性。2.3.2pb-sn-ag焊片的制造目前,我国生产的双极型集成电路主要采用合金焊的方式进行芯片入壳,管芯焊接常用的合金焊料主要有锡基合金、银基合金、金基合金三种。对于高可靠性航天用集成电路(特别是大功率微波集成电路等),主要采用银基或金基焊料。从成本和工艺复杂程度考虑,一般的双极集成电路主要采用锡基Pb-Sn-Ag焊片进行芯片贴装。为了减少焊接时芯片背面的焊料的空洞,在贴片烧焊时,需要在管座上摩擦芯片。此时,Pb-Sn-Ag焊料在高温时极易被氧化,形成可动的焊料球,可能造成集成电路的短路。为了避免芯片贴装时产生的焊料球给集成电路带来严重的可靠性问题,应采取措施,最大限度地减少焊料球的产生,贴片应该在氮气环境中进行,同时严格控制烧焊温度和时间。对于双极型功率IC,贴片焊层不仅需具有良好的导电导热性能,而且该焊层必须能够吸收由于芯片和引线框架之间的热膨系数不同而产生的应力应变,保护芯片免受机械损伤。功率集成电路在生产加工后需进行温度循环的可靠性筛选,贴片焊层厚度是影响双极型功率集成电路可靠性最重要的因素之一。通常情况下,焊料片层的厚度越大,芯片贴片的抗温度循环疲劳能力越强。必须通过有限元仿真分析与实验相结合的方法,确定贴片焊料片的最佳厚度,从而最大限度地提高功率IC的可靠性。2.3.3社区集成封装内部气氛的控制封装的可靠性是高性能集成电路可靠性最重要的组成部分之一。军用集成电路封装失效约占总失效的6%,封装的可靠性问题主要是指封装的密封性。高性能集成电路要求气密性封装,集成电路内部气氛含量与其性能和可靠性有着十分重要的联系。它是造成集成电路早期失效、性能下降的最重要因素之一。集成电路内部气氛(残余气体)十分活跃,而且不易控制。它与集成电路封装材料排气、封装工艺、封装环境及集成电路内部发生的各种物理化学反应密切相关,并处于一个变化的动平衡状态。目前,大部分标准只对元器件内部水汽有指标要求,但是密封腔内的其他气氛,如氢气、氧气及有机气体,在水汽含量较高的环境中产生的影响同样对集成电路也有破坏作用。不少科研院所已经出台相应的标准,加强对集成电路内部气氛的控制。集成电路内部气氛受封装设备、封装温度、压力等各种因素的影响。这些因素的合理使用,可有效控制内部水汽及各种有害气氛的含量。控制集成电路内部气氛的主要措施如下:1)采用高质量的管壳,避免管壳自身材料分解产生的有害气体;2)对管壳和芯片应彻底清洗干净,避免清洗剂残余分解产