高速数字pcb信号完整性的影响因素

高速数字pcb信号完整性的影响因素

1数字电路系统串扰的设计信号完整性是指电路系统中信号的质量。当信号在所需时间内不失真地从源端传输到接收端时，信号被认为是完整的。它包括反射、串扰和时序等方面,其中串扰是保证信号完整性设计时重点考虑的方面。串扰是芯片上走线之间的寄生耦合,它普遍存在于数字电路中:芯片内部、PCB板、接插件、芯片封装以及通信电缆等。随着技术的发展,消费者对产品的要求越来越向小而快发展,在这种情况下,必须更加注意数字电路系统中的串扰现象。因此,了解串扰的机理以及如何在设计中避免就显得非常重要。2压噪声干扰及原因分析串扰是指当信号在传输线上传输时,因电磁场而对相邻的传输线产生的不期望的电压噪声干扰。这种干扰是由于2条信号线之间的耦合,即信号线之间互感和互容耦合引起的。感性耦合产生耦合电压,容性耦合则引发耦合电流。串扰按产生机理分为电感性和电容性,同时按串扰在被干扰线上产生的位置分为前向串扰与后向串扰。2.1被干扰线上的信号转换当干扰线上有一个由低到高变化的信号从源端传向负载端时,干扰线上的分布电感(容)会产生一个时变磁(电)场,被干扰线将包括在这个磁(电)场里面。因此,变化的磁(电)场在被干扰线上产生感应电压(电流)。图1、图2中,tr是信号的跳变时间,Tof是传输线延时:这个感应电流(电压)分别向被干扰线的近端和远端2个方向传播,朝近端传播的串扰称为近端串扰(也称后向串扰);另一个向远端传播的串扰称为远端串扰(也称前向串扰)。2.2脉冲的持续时间随着信号不断前移,被干扰线上前向串扰与信号以相同的速度向前移动,因此各串扰点感应的前向串扰噪声是不断叠加的。同时,串扰只产生于信号变化的时刻,前向脉冲的持续时间等于干扰信号的跳变时间。因此,前向串扰表现为一个尖端脉冲。2根线的串扰长度越长,脉冲的峰值越大。当信号经过干扰线时,时变的电场在被干扰线上产生一个极性和原信号相同的容性串扰电压,而时变的磁场产生一个极性相反的感性串扰电压。因此,对于前向串扰,表现为容性串扰和感性串扰的互相抵消,当两者的串扰长度相同时,前向串扰完全消失。实际中很少有容性和感性串扰完全抵消的情况,但在许多串扰环节里,前向串扰确实相当小,而后向串扰是考虑的重点。2.3返回近端tof后向串扰产生的机制和前向串扰相同,但它与前向串扰之间存在一些不同点。由于后向串扰与干扰信号的方向相反,因此各串扰点的噪声是源源不断的回到近端的,表现为一个长脉冲。后向串扰从信号离开源端开始,经过Tof,信号到达负载端,此时该串扰点产生的后向串扰还要经过一个Tof才能回到近端。因此,后向串扰的脉冲宽度等于两倍的串扰线的延时。后向串扰的容性和感性部分具有相同的极性,与干扰信号的极性相同,因此它们相互叠加而不是抵消。当传输线延时大于的1/2tr时,后向串扰达到峰值,串扰电压峰值将不随传输线长度的增加而增大,即后向串扰达到饱和。2.4传输线延迟的影响只有跳变的信号产生串扰,并且后向串扰持续的时间为2Tof。因此,如果在2倍的传输线延时内信号跳变沿的最后一部分还没有开始传输(tr>2Tof),那么后向串扰将达不到它的峰值。所以,当传输线的延时小于1/2tr时,增加传输线,后向串扰随之增加。实际上,传输线的饱和长度即是1/2的信号上升时间。3传输模式和可靠性3.1不同模式下的字符串干扰(1)奇模传输模式当2根耦合的传输线相互之间的驱动信号幅值相同但相位相差180度的时候,称为奇模传输模式。由于2线间总是存在电位差,此时电场耦合加强,互容增加,等效电容增大。又因为电流流向总是相反,产生的磁场总是相互抵消,所以磁场耦合减弱,互感减小,等效电感减小。图3为奇模下的电磁场分布图。(2)偶模传输模式当2条耦合传输线上驱动信号的幅度与相位都相同时,称为偶模传输模式。与奇模传输模式的分析类似,可知此时电场耦合减弱,磁场耦合增强。互容减小,互感增加,等效电容变小,等效电感增大,图4为偶模下的电磁场分布。3.2奇偶模型传输线的匹配在奇/偶模激励方式下,具有3个电阻的π型和T型网络都能很好匹配一对耦合传输线并防止反射。(1)奇模抗激励电参照图5,电阻R1,R2,和R3必须进行合适地选择以匹配奇/偶模时的传输。偶模激励时,V1=V2,所以R3没必要使用,R1=R2=偶模阻抗值;奇模激励时,V1=-V2,R3分为2个大小为1/2R3的串联电阻,两电阻中间为虚拟交流地。所以R1、R2和R3在π型匹配网络中的阻值如下:R1=R2=Zeven(1)R3=2(Zeven)(Zodd)Zeven−Zodd(2)R1=R2=Ζeven(1)R3=2(Ζeven)(Ζodd)Ζeven-Ζodd(2)(2)奇模抗s1另外一个能够同时解决奇/偶模匹配的方法是使用T型电阻网络,如图6所示。偶模激励时,V1=V2,将R3等效为2R3的并联,则R1(R2)+2R3=偶模阻抗;奇模激励时,V1=-V2,可以认为R1(R2)与R3相连的中心点为交流AC地,由R1、R2进行奇模匹配,则R1=R2=奇模阻抗。所以R1、R2和R3在T型匹配网络中的阻值如下:R1=R2=Zodd(3)R3=12(Zeven−Zodd)(4)R1=R2=Ζodd(3)R3=12(Ζeven-Ζodd)(4)3.3加入端接匹配串扰在很多设计中都会出现,而且会破坏系统的性能。笔者给出一些关于减少串扰的基本规则,在实际设计中,遵循这些规则,可以在很大程度上改善串扰。(1)在布线空间允许的条件下,加入端接匹配可以减小或消除反射,从而减小串扰。(2)在情况允许的情况下,尽量增大走线之间的距离,运用3W规则,即保证线间距不能小于走线的线宽,并且不要走平行长线。(3)地平面和传输线之间的距离应保持在0.254mm(10mils)之内。尽量使传输线紧密地与地平面进行耦合,减少对临近信号线的干扰。(4)差分信号要保持相同间距和长度走线,即等长平行线。(5)在多层板设计中,层间距尽可能小,尽量错开层间的平行线,保持足够的距离。4集群模拟的示例基于Hyperlynx信号完整性工具对传输线进行的串扰仿真,比较不同情况下的串扰表现。(1)耦合控制mils微带线的线宽、线间距均为0.2032mm(8mils),耦合长度7.62cm(3inch),介质厚度0.254mm(10mils),驱动采用CMOS3.3V,介质常数4.3。(2)连接线连接2条线分别端接大小与特性阻抗相同的电阻;(3)介质厚度保持不变，线间距增加将线间距由0.2032mm(8mils)改为0.5588mm(22mils);(4)驱动端与传输线接收端对比将介质层厚度由0.245mm(10mils)改为0.127mm(5mils)。4种情况进行电路仿真后的波形分别如图7中(a)、(b)、(c)、(d)所示。图7中标注(1)、(2)分别对应在驱动端波形和传输线接收端的波形。图7(a)中,传输线未采取任何端接方案,由于反射的存在,串扰噪声较大。将图7中(b)、(c)、(d)分别与(a)对比可知,对传输线进行端接后,消除反射,减小串扰噪声;同时,增加线间距以及减小介质厚度,均可以改善串扰现象。因此,串扰与线间距和介质厚度成反比。(5)驱动端接收端波形差分驱动采用ECLINPS100K,Vcc=5V,Vss=0V,由ECL驱动的要求,增加2个50Ω的下拉电阻,如图8所示。为了达到100Ω的目标阻抗,传输线参数的设定如下:线长7.62cm(3inch),线宽0.1524(6mils),线距0.1778(7mils),介质厚度0.127(5mils),此时差分阻抗100.2Ω,最接近目标阻抗。比较端接前和端接后的波形,可以发现端接极大改善了振铃现象。图8中(1)、(2)分别对应差分线驱动端和接收端的波形。图8中,(a)为未端接交流阻抗的波形,事实上,由于差分线的远端并未端接,波形中大量的振铃现象是必然的,而在两线间端接大小与差分阻抗相等的电阻后,如图(b),仿真波形接近理想差分波形,几乎没有串扰现象,所以差分线可以保证传输信号的完整。(6)差分线长及距离观察继续采用(5)中的模型,此时再加上另一条由CMOS5V驱动的走线,线宽0.1524mm(6mils),线长7.62cm(3inch),与最近的一条差分线的距离为0.203