多核数字信号处理器TMS320C66x应用与开发 课件 【ch06】硬件设计实例

硬件设计实例“电子信息科学与工程类专业规划教材多核数字信号处理器TMS320C66x应用与开发第六章01c66x最小系统设计实例c66x最小系统设计实例DSP最小系统就是满足DSP运行的最小硬件组成，任何一个DSP硬件系统都必须包括最小系统的各个组成部分，C66x最小系统由电源部分、时钟部分、复位部分、JTAG接口部分和外部存储器接口部分等组成。图6-1给出了C66x最小系统的示意图。c66x最小系统设计实例JTAG接口电路用来对C66x芯片进行调试。在C66x的JTAG接口电路设计中应注意C66x的JTAG接口信号为1.8VLVCMOS信号，而DSP仿真器的接口信号为3.3VLVCMOS信号，因此必须增加电平转换电路。图6-2、图6-3分别给出了信号电平转换电路和JTAG接口电路。最小系统硬件设计c66x最小系统设计实例最小系统硬件设计c66x最小系统设计实例C66x的上电顺序、复位操作较为复杂，因此在最小系统中增加了CPLD/FPGA进行控制。最小系统硬件设计c66x最小系统设计实例最小系统设置系统上电后，需要通过逻辑电路来控制电源的上电顺序及系统复位。系统上电复位后，会锁存设置引脚的逻辑状态，这些逻辑状态可以通过外部上拉/下拉电阻来设置。逻辑状态也可以通过控制器件如CPLD/FPGA来配置，当用控制器件来设置时，应注意这些配置引脚在上电复位时必须保持在确定状态，否则将影响系统复位后的运行。这些配置引脚说明见表6-2。c66x最小系统设计实例最小系统设置c66x最小系统设计实例系统复位之后，需要将运行代码从慢速非易失存储器中搬移到片内快速存储器，这就是系统引导过程。引导模式配置引脚对引导设备、设备参数、引导工作时钟等进行配置。程序加载c66x最小系统设计实例表6-4对0~2位配置值进行了详细说明。程序加载c66x最小系统设计实例EMIF引导模式下，ROM代码配置EMIF接口并结束引导，之后代码跳转到EMIPCS2数据空间，即跳转到地址0x70000000运行。程序加载02C66x语音处理系统设计实例C66x语音处理系统设计实例TLV320AIC23是TI公司推出的一款立体声音频Codec芯片，其内部结构如图6-5所示。TLV320AIC23内置耳机输出放大器，支持MIC和LINEIN两种输入方式(二选一)对输入和输出都具有可编程增益调节。TLV320AIC23在片内部集成了ADC和DAC，其中ADC采用∑-△过采样技术，可以在8~96kHz的频率范围内提供16位、20位、24位和32位的采样，ADC和DAC的信噪比分别可以达到90dB和100dB。C66x语音处理系统设计实例TLV320AIC23还具低功耗的特点，回放模式下功耗仅为23mW，省电模式下更是小于15uw。由于具有上述优点，使TLV320AIC23成为一款非常理想的音频模拟I/0器件，在数字音频领域得到较为广泛的应用。从图6-5可以看出，TLV320AIC23主要的外围接口分为以下几部分。C66x语音处理系统设计实例C66x语音处理系统设计实例C66x使用TLV320AIC23完成音频信号的输入、输出。TLV320AIC23通过麦克风采集模拟音频信号或直接输入模拟音频信号，然后将其转换为DSP可以处理的数字信号。当DSP处理完后，再将数字信号转换为模拟信号输出，用户即可利用耳机或扬声器收听到高质量的音频信号。TLV320AIC23通过两个独立的通道进行通信:一路控制TLV320AIC23的端口配置寄存器，另一路发送和接收数字音频信号。C66x语音处理系统设计实例TLV320AIC23内部具有一个可编程时钟，由PLL1708PLL驱动提供。系统的默认时钟为18.432MHz。内部的采样频率通常由18.432MHz时钟分频产生，如48KHz或8KHz。采样频率通过TLV320AIC23的SAMPLERATE寄存器设置。C66x语音处理系统设计实例图6-7所示是C66x与TLV320AIC23传输数据时的时序图。在同步信号(LRCINLRCOUT)作用下，串行口先传输左声道数据，然后再传输右声道数据，同时C66x通过McBSP向TLV320AIC23发送数据，经过D/A转换就可以回放音频信号。C66x采用DMA的方式与McBSP进行数据的传输。C66x语音处理系统设计实例McBSP的接收和发送工作在同步方式下，接收和发送可以独立配置。利用C66x的I^2C模块可以对TLV320AIC23内部的配置寄存器进行编程配置，使TLV320AIC23工作在要求的状态下。首先对C66x的I^2C模块初始化，接下来将数据逐次写入I2CDXR，并通过I^2C总线发送给TLV320AIC23，来完成对TLV320AIC23的初始化配置。由于设置TLV320AIC23采样频率为48kHz，程序中发送数据的函数在设备忙的情况下不会返回，而是等待其准备好并接收数据完毕才返回，所以程序中无须使用任何控制数据发送速度的技术。03c66x软件无线电系统设计实例c66x软件无线电系统设计实例软件无线电概念的提出改变了传统通信系统的设计理念，可配置、可重构成为系统设计的重点，而数字信号处理器则成为可配置、可重构软件无线电系统的核心。c66x软件无线电系统设计实例为了减轻通用DSP的处理压力，通常把A/D转换器传来的数字信号，通过信道化处理，再将变为基带的信号送给通用DSP进行处理。通用DSP主要完成各种数据传输速率相对较低的基带信号的处理，例如信号的调制、解调，各种抗干扰、抗衰落、自适应均衡算法的实现等。图6-10给出了C66x软件无线电系统组成框图。c66x软件无线电系统设计实例04C66x多芯片并行处理系统C66x多芯片并行处理系统雷达信号处理、电子对抗等应用领域对并行处理能力有较高的要求，而C66x多芯片并行处理系统则为这些应用提供了较好的解决方案。图6-15给出8片C6678并行处理系统的组成框图，该系统的浮点处理能力达到179.2Gb/s，定点信号处理能力达到358.4Gb/s，内部采用4xRapidIO总线互联，对外有4xPCIe接口、2个千兆网络接口、2个4xRapidI0接口、JTAG接口等丰富的外设接口。C66x多芯片并行处理系统C66x多芯片并行处理系统该系统具备较强的外部数据交互能力，2个4xRapidI接口的交能力共计40Gb/s,4xPCIe接口的交互能力为20Gb/s，2个千兆网络接口的交能力为2Gb/s，合计共62Gb/s的外部数据交互能力。系统内部则为每个数字信号处理器C6678单独提供了20Gb/s的内部数据交互带宽，系统总的内部数据交互带宽为160Gb/s。C66x多芯片并行处理系统具备特点:低延迟、灵活方便的数据复制、分发模式;基于数据驱动的协同工作模式。C66x多芯片并行处理系统为了满足数据分发、订阅等机制，RapidIO总线具备广播、多播和点对点等多种通信模式，其中多播模式为数据分发提供了方便的通信方式。多播模式利用RapidIo交换机CPS4848的多播功能，可以定义多个多播分组，当RapidIo数据包的目的地址为某个多播分组地址时，CPS4848自动完成数据包的复制，并向分组中的成员发送复制的数据包，从而实现多播通信。以外部数据源向7个C6678发起多播通信为例，传统的点对点通信模式需要分别向每个C6678发送同一个数据包，而采用多播模式则只需要向组播地址发送一个数据包，CPS4848自动完成数据包的复制、分发，这样就大大提升了向多个处理器发送同一数据的传输效率。C66x多芯片并行处理系统在并行处理系统中采用了基于数据驱动的并行处理机制，即在完成数据传输后启动并行处理，具体实现是:在完成