数字电路与系统 （第4版） 课件【ch03】组合逻辑电路

组合逻辑电路第三章集成电路科学与工程系列教材数字电路与系统(第4版)组合逻辑电路分析0101组合逻辑电路分析组合逻辑电路通常主要由逻辑门构成，电路的输出与输入之间无反馈，电路没有记忆功能。组合逻辑电路分析的任务是:对于给定的逻辑电路图，找出电路的逻辑功能。其分析过程主要可分为以下几个步骤。Step1:根据所给组合逻辑电路图，从输入开始逐级写出各器件的输入和输出变量。01组合逻辑电路分析Step2:逐级写出各器件的输出函数表达式，合并为输入对输出的函数，并对其化简。Step3:列出所得逻辑函数的真值表。Step4:由逻辑函数表达式及真值表分析其逻辑功能。组合逻辑电路分析的关键在于获得能够描述该电路的逻辑函数，难点在于如何由该逻辑函数具体化为具有某种实际意义的电路功能。需要注意的是，组合逻辑电路可能不只具有单的功能，需要视具体情况而定。组合逻辑电路设计0202组合逻辑电路设计组合逻辑电路设计是组合逻辑电路分析的逆过程，其任务是利用(给定的)组合逻辑器贱设计出符合某种逻辑功能的电路。其主要步骤如下。Step1:根据设计所要求的实际逻辑问题，确定电路的输入和输出，赋予不同的逻辑变量找出输入和输出之间的因果关系，用0、1分别代表两种不同状态，正逻辑用1表示肯定，用0表示否定。Step2:根据要实现的电路功能，找出输出变量与输入变量之间的逻辑关系，并以此为依据列出能够体现该逻辑关系的真值表。02组合逻辑电路设计Step3:对真值表进行化简，以获得电路功能所对应的逻辑函数。Step4:根据逻辑函数设计相应的电路。组合逻辑函数的电路实现，视具体要求及器件资源条件，可以采用小规模集成电路的基本逻辑门电路，也可以采用中规模集成电路的常用组合逻辑器件，或者大规模集成电路的可编程逻辑器件(ProgrammableLogicDevice，PLD)，实际设计过程中应根据电路的具体要求和器件资源来决定。典型组合逻辑电路一一编码器0303典型组合逻辑电路一一编码器数字系统只能处理二进制代码信息，任何输入数字系统的信息必须转换成某种二进制代码，这种转换工作通常由编码器完成。编码器的功能是把输入的信号编成二进制代码。所谓编码，就是为若干输入线赋予代码，以不同的代码值代表某输入线，表明此线输出有效。按照不同的输出代码种类，可将编码器分为二进制编码器和二-十进制编码器:按照是否有优先权编码，可将编码器分为普通编码器和优先编码器。一般而言，N个不同的信号至少需要n位二进制数来编码，其中，N和n之间必须满足关系：。03典型组合逻辑电路一一编码器普通编码器1.8线-3线编码器8线-3线编码器的输入端是8个输入信号,输出是3位二进制代码Y2,Y1,Y0。输入信号互相排斥，即在任意时刻，该编码器只能对一个输入信号进行编码。表3.5为8线-3线编码器的真值表。03典型组合逻辑电路一一编码器普通编码器03典型组合逻辑电路一一编码器普通编码器2.键盘输入8421BCD码编码器在数字系统的实际应用中，经常需要给电路输入数字0,1,…,9，通常采用键盘输入逻辑电路来完成这一任务。键盘输入逻辑电路主要由编码器组成，如图3.12所示。最大项与最小项的关系03典型组合逻辑电路一一编码器表3.6为此编码器的功能表。该编码器为输入低电平有效。当按下S0~S9中任意一个键时输入信号中有一个为低电平，E=1，表明有信号输入;E=0时，表明无信号输入，此时输出代码无效。普通编码器最大项与最小项的关系03典型组合逻辑电路一一编码器1.8线-3线优先编码器74148在实际应用中，可能出现多个输入信号同时有效的情况(比如，两个按键同时被按下),这时，编码器要决定哪个输入有效，这可以通过优先编码器来实现。优先编码器允许两个或两个以上的信号同时输入，但只对优先权最高的一个信号进行编码。8线-3线优先编码器74148的逻辑图引脚图、国际标准符号和惯用符号如图3.13所示。表3.7为优先编码器74148的功能表。优先编码器最大项与最小项的关系03典型组合逻辑电路一一编码器优先编码器03典型组合逻辑电路一一编码器优先编码器03典型组合逻辑电路一一编码器优先编码器最大项与最小项的关系03典型组合逻辑电路一一编码器2.二-十进制优先编码器74147二-十进制优先编码器74147可以把10个输入信号

分别编成10个8421BCD码的反码输出，其中I9优先权最高，I0优先权最低。输入输出均为低电平有效。表3.8为74147功能表。图3.15为74147的引脚图、国际标准符号和惯用符号。图中没有输入I0，因为任何输出都与I0无关。优先编码器最大项与最小项的关系03典型组合逻辑电路一一编码器优先编码器最大项与最小项的关系03典型组合逻辑电路一一编码器优先编码器典型组合逻辑电路一一译码器0404典型组合逻辑电路一一译码器把具有特定含义的二进制代码“翻译”成对应的输出信号的组合逻辑电路，称为二进制译码器。二进制译码器的输入是二进制代码，输出是与输入代码一一对应的有效电平信号。常用的集成电路二进制译码器有2线-4线译码器74139、3线-8线译码器74138和线-16线译码器74154等。图3.16为3线-8线译码器74138的逻辑图、引脚图、国际标准符号和惯用符号，表3.9为74138的功能表。二进制译码器04典型组合逻辑电路一一译码器二进制译码器04典型组合逻辑电路一一译码器二进制译码器码制变换译码器码制变换译码器的功能是将一种码制的代码转换成另一种码制的代码。下面介绍二-十进制译码器7442。集成芯片7442是4线-10线译码器，输入为8421BCD码，输出为十进制代码0~9，它的功能表见表3.11，输出低电平有效。当输入8421BCD码为1010~1111时，输出全为高电平为无效码。04典型组合逻辑电路一一译码器04典型组合逻辑电路一一译码器码制变换译码器04典型组合逻辑电路一一译码器码制变换译码器图3.21为4线-10线译码器7442的逻辑图、引脚图国际标准符号和惯用符号。由7442功能表和电路图可得到输出端逻辑函数为04典型组合逻辑电路一一译码器04典型组合逻辑电路一一译码器04典型组合逻辑电路一一译码器1.七段字符显示器在各种显示器中，七段数码管目前应用广泛。图3.22为七段数码管显示发光段示意图和数字显示图，它可以表示0~15的阿拉伯数字。在实际应用中，10~15一般用两位数码显示器表示。目前常用的七段数码管有半导体发光二极管(LED)和液晶显示器(LCD)两类。根据不同的连接方式，七段数码管分为共阴极和共阳极两类。显示译码器04典型组合逻辑电路一一译码器1.七段字符显示器显示译码器04典型组合逻辑电路一一译码器显示译码器2.BCD码七段显示译码器7448半导体数码管和液晶显示器都可以用TTL或CMOS集成电路直接驱动。为此，需要用显示译码器将BCD码译成数码管所需的驱动信号，以使数码管将BCD码所代表的数值用十进制数字显示出来。这类中规模BCD码七段译码器种类较多,如输出低电平有效的7445、7447七段显示译码器，它们可以驱动共阳极显示器;输出高电平有效的7448七段显示译码器，可以驱动共阴极显示器。典型组合逻辑电路一数据选择器05最大项与最小项的关系05典型组合逻辑电路一数据选择器双四选一数据选择器74153的逻辑图、引脚图、国际标准符号及惯用符号示于图327中。表3.14为74153功能表。一片74153上有两个四选一数据选择器，A1、A0为公共控制输入端(即地址)，可以控制将4个输入数D0、D1、D2、D3中的哪一个送到输出端。ST为选通端，低电平有效。当ST=1时，输出端Y恒为0。数据选择器最大项与最小项的关系05典型组合逻辑电路一数据选择器数据选择器最大项与最小项的关系05典型组合逻辑电路一数据选择器数据选择器数据选择器实现逻辑函数由数据选择器74153的输出与输入关系表达式可以看出，只要恰当地选择Di，就可以实现若干最小项之和的形式，这正是一般逻辑函数的通用表达式。所以，可以根据以上特点用数据选择器来实现逻辑函数。具体地说，在连接电路时，把逻辑函数的变量依次接数据选择器的地址码端，在数据输入端对应将逻辑函数所包含的最小项接1，未包含的最小项接0，这样在输出端就得到该逻辑函数。05典型组合逻辑电路一数据选择器典型组合逻辑电路一数值比较器0606典型组合逻辑电路一数值比较器一位数值比较器是多位比较器的基础。当待比较的数A和B都是一位数时，比较的结果见表3.17。图3.34为一位数值比较器的逻辑电路图。一位数值比较器06典型组合逻辑电路一数值比较器比较两个多位数的大小时，必须从高位向低位逐位比较，高位不同时可以直接给出比较结果;高位相等时，依次比较低位直至级联输入位。常用的集成四位数值比较器是7485，输入待比较的两个数分别为A=A3A2A1A0和B=B3B2B1B0，输出为比较结果L(A>B)、S(A<B)和E(A=B)。7485还设有三个级联输入端I(A>B)、s(A<B)和e(A=B)。表3.18为四位数值比较器7485功能表。四位数值比较器748506典型组合逻辑电路一数值比较器四位数值比较器7485最大项与最小项的关系06典型组合逻辑电路一数值比较器如果待比较的数值多于四位，则可以通过对四位数值比较器的扩充来实现。图3.36是用两片四位数值比较器7485串联构成的一个八位数值比较器的连接方法。若高四位能得出比较结果，则输出与低位片(I片)无关;若高位相同，比较结果由低四位的比较结果确定。数值比较器的位数扩展典型组合逻辑电路一一加法电路0707典型组合逻辑电路一一加法电路半加器半加器(HalfAdder)的功能是实现两个一位二进制数相加。由于未考虑来自相邻低位的进位，所以称为半加器。全加器除了被加数和加数外，输入端还应考