采用FPGA实现电源系统的设计

采用FPGA实现电源系统的设计为现场可编程门阵列（FPGA）设计电源系统并非易事。FPGA是高度可配置的半导体器件，用于一系列应用和终端市场。常见的例子包括通信、汽车、工业、医疗、视频和国防。由于它们是高度可配置的，因此可以在它们周围放置各种组件以形成最终的系统设计。尽管潜在应用和系统的列表可能无穷无尽，但所有设计的一个共同点是它们都需要电源。为FPGA上电通常需要多个电压轨。根据您的应用，您的主要输入电源可能来自背板、隔离电源、非隔离电源，甚至是电池。从这些主要输入中，通常会生成一个中间直流电压来为FPGA的主电源轨供电。这些中间电压通常为5V或12VDC。表1和表2列出了FPGA的一些典型电压轨、电压和容差。表1：Virtex7FPGA的电源要求。表2：Zynq7000系列SoC的电源要求。确定每个轨的适当电流水平可能是一项棘手的任务，因为电流的范围可以从几百毫安到60A及以上。提前计划可以避免过度设计（支付太多）或设计不足（必须重新设计）电源轨的错误。FPGA供应商提供了准确的工具，可根据您使用FPGA的方式估算最坏情况下的功耗。赛灵思功耗估算器（XPE），如图1所示，涵盖了赛灵思FPGA的多个系列。在该工具中，您可以选择您正在使用的确切部件并输入您的时钟和配置信息，以确定您的电源需求，并根据估计做出适当的设备选择。图1：功耗估算器工具。设计注意事项在选择适合FPGA应用的合适电源时，必须考虑许多因素。在设计任何电源时，成本、尺寸和效率始终是一个考虑因素，但在FPGA应用中，某些电源轨的要求与其他电源轨不同。核心导轨通常需要在线路、负载和温度范围内保持更严格的精度。某些电源轨（例如收发器）对噪声更敏感，需要将其输出保持在某个噪声阈值以下。其他需要考虑的事情是，一些具有公共电压的电源轨可以组合起来，并且可以使用铁氧体磁珠进行滤波或负载开关进行隔离。在设计以满足公差要求时，请考虑所有固定和动态操作条件。首先，选择参考精度低于1%的稳压器，这样您就有最大的设计余量来处理负载瞬态等动态工作条件。高速收发器轨道的设计也必须谨慎，因为这些敏感轨道上的噪声会降低性能并增加抖动。低压差稳压器（LDO）是这些电源轨的理想选择。但当需要更高电流时，只要在10kHz至80MHz频率范围内输出纹波通常保持在10mVpk-pk以下，就可以使用开关电源。您的特定FPGA数据表将包含有关收发器要求的详细规格。电源排序是设计FPGA电源设计时要考虑的另一个重要方面。由于多个电源轨为FPGA供电，因此遵循推荐的电源顺序可实现启动时消耗的最小电流，从而防止损坏您的设备。图2显示了Virtex7系列FPGA上逻辑和收发器供电轨的推荐上电供电顺序。Zynq7000系列SoC的处理器顺序如图3所示。图2：推荐的Virtex7FPGA上电顺序。*VCCINT和VMGTAVCC可以同时上电，顺序可以互换，只要它们都在VMGTAVTT之前启动即可。（点击图片放大）图3：Zynq7000系列SoC的推荐上电顺序。对于Xilinx7/Zynq7000系列，这些电源轨必须具有单调上升并且必须在0.2ms到50ms的时间范围内以及XilinxUltrascaleFPGA系列的0.2到40ms的时间内全部通电。推荐的掉电顺序与上电顺序相反。电源解决方案一旦估算出适当的电流水平并了解所有设计考虑因素，电源设计人员就可以开始选择器件。有几个选项可用，例如LDO、SMPS和集成模块，每个选项都提供了一些权衡。例如，LDO是为一些电流较低的FPGA供电轨供电的不错选择，因为它们简单且输出噪声低。LDO的缺点是效率低下，并且在较高电流下通过传输晶体管散发大量热量。它们通常适用于低功耗应用和需要低噪声的应用。当需要超过几安培且效率更为关键时，设计人员可以转向开关模式电源（SMPS）。这些器件的效率可以达到90%以上，并在单相配置中提供高达30A的电流。与LDO相比，它们需要更多的设计工作，并且在较轻的负载下可能效率不高，但提供的好处包括在更高电流水平下的灵活性和效率。LMZ31506简单开关器等电源模块可以将DC/DC转换器、功率MOSFET、屏蔽电感器和无源器件集成到薄型QFN封装中。这可以减少设计时间，因为所有东西都已经集成到一个封装中，并且只需要最少的外部组件。WebenchFPGA架构师WebenchFPGAArchitect（图4）是一个有用的工具，可帮助电源设计人员在几分钟内构建多个FPGA电源轨。该工具包含最新可用FPGA的一些详细供应要求。进