多路彩灯控制器的设计

可修编-可修编-课程披廿EDA技术与VHDL语言课程设计报告題目:班级:姓名:学号:指导电子与信息工程学院信息与通信工程系多路彩灯控制器［«要h现代电子设廿技术的核心已EliH专向基于廿算机的电子设廿自动化技术，即EDA技术。EDA技术就是依謨助能强大的计算机,在EDA工具软件平台上，对以硬件描述语言HDL为逻辑描述手段完成的设廿文件，自动地完成逆辑编译、化简、分创、妹合、布局布线以员遐辑优化和仿真测试，直至实现既定的电子线路系貌助能。EDA技术式的设廿者的工作仅限于科用软件的方式，即和用硬件语言和EDA軟件来完飯对系坑硬件助能的实现,这是电子设廿的一个巨大进步。［关1堀］:电子设计自动化(EDA)；VHDL；彩灯控翎器；可修编可修编・目录1解决方案11.1方案11.2说明12模块设廿及其助能描述22・1模块功能描述22.2时序控軸模块22.3显示技制模挟53多路彩灯控制器的实现83.1整体为能描述83.2设计原理94总结11可修编-可修编-1解决方案1.1方案我用VHDL言设廿了一f十兀路彩灯控制器，兀种花型循坏变化，有异步涓零开关，并且可以选择快慢两种节拍。本控制电路采用VHDLi§言设计。运用自頂而下的设廿思想,按功能逐层分创实观层次化设廿。根据多路彩灯控制器的设廿原理，将整个控制器分为两个部分，分别为时序控制模快和显示腔制模块。时序控制模块实现的功能是产生1/4和1/8的时钟信号。显示控制模快中实现的兀种花型分别为:"01010""01100""01110""10000""11110""01111"整个电路仅有时序控制和显示控制两个模块。1.2说明我们可以从两方面人手。先写时序控制模決,再写显示腔制模快。最后用例化语句。把他们结合在一起。实现元器件的组合。2模块披it及其功能描述2/1模块功能描述时序腔制模快的助能是产生输人脉冲的1/4分频脉冲信号和1/8分额脉冲倩号,以此腔制十兀路彩灯的快慢节奏变化。时序模块有3个输入1个输出。CHOOSE是控制彩灯变换快慢的。CHOOSER时，输岀1/4/分i脉冲信号。CHOOSER时，输岀1/8分頫脉冲信号。CLK-IN是输入的脉冲信号。RESET是置位信号。高电平有效。CLKOUT是输出信号。显示腔制模块的助能是使电路产生衣种花型并目循坏显示，以此实现本次课程设it要观的名路彩灯腔制器的花型循坏显示助能。显示模块有2输入1个输出°CLK是时外输人信号。RESET是置位信号，高电平有效。Q是输岀信号，输岀6种彩灯变化。2・2时序控制模块1.时序控制模挟VHDL文本输入和截图:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYfenpinISPORT(CHOOSE:INSTD.LOGIC;CLK:INSTD.LOGIC;RESETJNSTD_LOGIC;CLKOUT:OUTSTD.LOGIC);ENDfenpin;ARCHITECTUREBEHAVOFfenpinISSIGNALCLLK:STD_LOGIC;BEGINPROCESS(CLK,RESET,CHOOSEJISVARIABLECOUNT:STD_LOGIC_VECTOR(2DOWNTO0);BEGINIFRESET=TTHENCLLK<=O;C0UNT:="00(r；ELSIFRISING_EDGE(CLK)THENIFCHOOSE/THENIFCOUNT=OirTHENCOUNT:=OOOb;CLLK<=NOTCLLK;ELSECOUNT二COUNT+T;ENDIF;ELSEIFCOUNTS11THENCOUNT:=OOOb;CLLK<=NOTCLLK;ELSECOUNT=COUNT+T;ENDIF;ENDIF;ENDIF;可修编-可修编-可修编可修编・ENDPROCESS;CLKOUT<=CLLK;ENDARCHITECTUREBEHAV;LIBRARYIEEE；USEIEEE・STD_：LOG：[C_：L164・ALL：USEIEEE・STD【LOGHC[UNSIGNED.ALL：ENTITYfenpiiiIS"PORT(CHOOSE!INSTD_LOGIC；6K：INSTD_LOGIC；"RESET:INSTD_LOGIC;C匸KOUT:OUTSTD_LOGIC);ENDfenpin;ARCHITECTUREBERAVOFfenpinISSIGNALCLLK:STD_LOGIC;BEGIN ~PROCESS(CLKrRESET.CHOOSE)ISVARIABLECOUNT:STD_LOGIC_VECTOR(2DOWTO0);BEGIN ~ ~IFRE5ET='1'THENCLLK<=10';COOTTT:=n000;ELSIFRISING_EDGE(CLK)THENIFCHOOSE=11~THENIFCOUNT=ff011r,THENCOUNT:=M000r';CLLK<=NGTCLLK;2ELSE2.COUNT；=COUNT+'I'；2匚ENDIF；ELSEIFCOUNI=f,lllnTHENCOUNT;=r'000r,；CLLK<=NQTCLLK；25ELSECOUNT^COUNT+'l1；ENDIF；2rENDIF；2SENDIF；ENDPROCESS；CLKOUT<=CLLK；ENDARCHITECTUREBEHAV;2•时序控翎模挟波形俯頁截2.3显示控制模块1•时序控制模挟VHDL文本输入和截图:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYmachineISP0RT(CLK:INSTD.LOGIC;RESETJNSTD.LOGIC;Q:OUTSTD_L0GIC_VECT0R(15DOWNTO0));ENDmachine;ARCHITECTUREBEHAVOFmachineISTYPESTATEIS(S0,S1,S2,S3,S4,S5,S6);SIGNALCURRENT_STATE:STATE;SIGNALQQ:STD_L0GIC_VECT0R(15DOWNTO0);BEGINPROCESS(RESET,CLK)ISCONSTANTF1:STD_LOGIC_VECTOR(15DOWNTO0):="01010";CONSTANTF2:STD_LOGIC_VECTOR(15DOWNTO0)701100";CONSTANTF3:STD_L0GIC_VECT0R(15DOWNTO0):=01110";CONSTANTF4:STD_L0GIC_VECT0R(15DOWNTO0):=M10000";CONSTANTF5:STD_L0GIC_VECT0R(15DOWNTO0)：="11110M;CONSTANTF6:STD_L0GIC_VECT0R(15DOWNTO0):=-0111V;BEGINIFRESET=TTHENCURRENT_STATE<=SO;ELSIFRISING_EDGE(CLK)THENCASECURRENT_STATEISWHENS0=>QQ<=n00000H;CURRENT_STATE<=S1;WHENS1=>QQ<=F1;CURRENT_STATE<=S2;WHENS2=>QQ<=F2;CURRENT_STATE<=S3;WHENS3=>QQ<=F3;CURRENT_STATE<=S4;WHENS4=>QQ<=网;可修编可修编・CURRENT_STATE<=S5;WHENS5=>QQ<=F5;CURRENT_STATE<=S6;WHENS6=>QQ<=F6;CURRENT_STATE<=S1;ENDCASE;ENDIF;ENDPROCESS;Q<=QQ;ENDARCHITECTUREBEHAV;LIBRZlRYIEEE;USEIEEE・STD_LOG：EC_1164・ALI.;ENTITYmachineIS"PORT(CLK:INSTD_LOGIC;RESET：INSTD^LOGIC；Q:OUTSTD_LOGIC_VECTOR(15DOWNTO0));ENDmachine;ARCHITECTUREBEHAVOFmachineISTYPESTATEIS(S0fSlfS2fS3fS4fS5fS6);SIGNALCURRENT_STATE:STATE；SIGNALQQ:STD_LOGIC_VECTOR(15DOWNTO0);BEGINPROCESS(RESET,CLK)ISCONSTANTCONSTANTCONSTANTCONSTANTCONSTANTCONSTANTBEGINFl:STD_LQG1C_VECTQR(15CONSTANTCONSTANTCONSTANTCONSTANTCONSTANTCONSTANTBEGINFl:STD_LQG1C_VECTQR(15F2:STD^LOGICA^ECTOR(15F3:STD^LOGIC^VECTOR(15F4:STD^LOGIC^VECTOR(15F5:STD^LOGIC^VECTOR(15F6:STD^LOGICJ^CTOR(15DOWNTODOWNTODOWNTODOWNTODOWNTODOWNTO0)；=r,1010101010101010r,；0):=n1100110011001100r';0):=,,1110001110001110r';0):=,,1111000011110000r';0):=,,1111100000111110r,;0):=n1111110000001111r,;IFRESET=,1IFRESET=,1,THENRrRENT_STATE<=SO;ELSIFRISING_EDGE(CLK)THENCASECURRENTSTATEISWHENSO=>QQ<=nOOOOOOOOOOOOOOOOr';CURRENT_STATE<=Sl;WHENS1=>QQ<=F1;CURRENT_STATE<=S2; 一WHENS2=>QQ<=F2;CURRENT【STATE<=S3；WHENS3=>QQ<=F3;CURRENT2STATE<=S4;WHENS4=>QQVF4：CURRENT[STATEQS5：WHENS5=>QQ<=F5;CURRENT2STATE<=S6;WHENS6=>QQ<=F6;CURRENT2STATE<=S1;ENDCASE;2•显示控制模块股形们真截图:可修编-可修编-pM勿92qO.Qn,60.9 509wICO,0w120nsHOpnsJ6O,0wl购/)2勿0pa22D.pzZS.p2WO卩a: p2115.0班wmiwiiiiiim删呱侧MwowMi帧呱呱测侧删加iwminiiiiiwniiim呱wiwwwiwiwwiwii<»>w厂厂<»>w厂厂」~iruuLTiririuunrv1J"""UU~U~U~UUUUUI」Uuuuuuuuuuuuuu—TLrLrLrLrLrLrLrLrLrLTLrLru-ju-LnLrnj^Lrtrn^xrxrnj-Lm^r^jn_jurn.nnjui_rui_nrLjm_jm_jinjuuin_nn_nn__jvuvLJin_nn_ruuuuuumjirLJUi_nrmrLJULJULJinnnjinnmnnnnnnJuiruuiririiulrir^ru-LrLTLFLm-LnLnLnrtJ-Lrvn^r^r^^L^LrxrxrjkJUumjULarmrLTifLJULJUuiJLJinnJUUnJUUULTLJULJULnRJUUUlJnnn.anjinrr卫一n一j-nTnj—Lr^Lrn^m^Tru-VLrxnLrTrjifLnjuuuuLnrLnjLjmjifLruLnjLJm_JLnjui_nj"-jLnfLnjLnrinjLrumfLnjuTLruLrLnnjLnn_nru~_n_n_n_n_n_n_rLn_n_n_n_n_ro—rmj-LrirLrTrxnrmjjm_jirLmiJirLJULnrLrm_Jin_nrLmLnnn^rirn.n"rLn_n.nn_nnnn.njnnnnTLnnnnrijhj~u~u~uu""uu~u~u~u""uu~u~i__^innnnnnnnnnnnnnnnnnnnnnnnnrLjmjiruinnnnrm_roannnnnnnnrmnfLnnnnnnnnnnnnnJuuuliuubuuujinnnnnnnnnnnnnnnnnnnnfmjirmmrmnjinnrmjirmrn.n.nn__njinn,n_na[mj *3多路彩灯控制器的实现3.1整休功能描述在时序腔制电ISfenpin的设it中，利用it数器计数这到分頓值时,对廿数器进行渭零，同时稱输出信号反向,迪就非常简洁地实现了对输人基准信号的分额，并且分S!信号的占空比为0.5。在显示控翎电路machine的设计中，利用状态机非常简洁地实规了穴种花里的循坏变换，同时利用X个十兀位常数的设廿,可非常方便地设置和修改风种花塑。对干顷层程序的设廿，若为模块较多的系统，最好使用文本的程序设廿方式。但因本系貌模快较少，既可使用文本的程序设it方式，也可以使用原理图的设计方式。彩灯显示控制电路是整tSit的核心，彩灯显示控制模块能进行彩灯的图案控胃,它负责整个设it的输岀效果即各种彩灯图案的样武变化。在电路巾以1代表灯亮，以0代表灯灭，由0,1按不同的观律组合代表不同的灯光图案，同时使其选择不同的颐率，从而实观名种图案名种颐率的花样功能显示。该程序充分地说明了用VHDL设廿电路的简单易修改,RO可通il适当地改变程序中输出变量来改变彩灯的花型。时序腔制模块对灯闪的速度腔制有两种速度:一是1/4分颐时鉀脉冲，二是1/8分頫时押脉冲。并目还可以通过改变cLKIN的时鉀输入信号来产生更名的颐率。3.2设廿原理1.1体模挟VHDL文本输入和截图:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYAAAISPORT(CLK:INSTD_LOGIC;RESETJNSTD_LOGIC;C:INSTD_LOGIC;Q:OUTSTD_L0GIC_VECT0R(15DOWNTO0));ENDAAA;ARCHITECTUREoneOFAAAISPONENTfenpinISPORT(CHOOSE:INSTD.LOGIC;CLK:STD_LOGIC;RESETJNSTD_LOGIC;CLKOUT:OUTSTD_LOGIC);ENDPONENTfenpin;PONENTmachineISPORT(CLK:INSTD.LOGIC;RESETJNSTD_LOGIC;Q:OUTSTD_LOGIC_VECTOR(15DOWNTO0));ENDPONENTmachine;SIGNALS1:STD_L0GIC;BEGINU1:fenpinPORTMAP(CH00SE=>C,CLK=>CLK,RESET=>RESET,CLK0UT=>S1);U2:machinePORTMAP(CLK=>S1,RESET=>RESET,Q=>Q);endone;LIBRARYIEEE;USEIEEE・STD_LOG：TC_1164.ALL;ENTITYAAAISPORT(CLK:INSTD_LOGIC;RESET：INSTD_LOGIC；C:INSTD_LOGIC；Q:OUTSTD_LOGIC_VECTOR(15DOWMTO0));ENDAAA;"ARCHITECTUREoneOFAAAISCOMPONENTfenpinISPORT(CHOOSE:INSTD_LOGIC;CLK：STD_LOGIC；RESET:INSTD_LOGIC;CLKOUT:OUTSTD_LOGIC)；ENDCOMPONENTfenpin;COMPONENTmachineISPORT(CLK:INSTD_LOGIC；RESET:INSTD_LOGIC；Q：OUTSTD_LOGIC_VECTOR(15DOWNTO0))；ENDCOMPONENTmachine;2.SIGNALS1；STD_LOGIC；22BEGINU1:fenpinPORTMAE(CHOOSE=>C,CLK=>CLK,RESET=>RESET,CLKOUT=>S1);U2:machinePORTMAF(CLK=>S1,RESET=>RESETrQ=>Q);endone;|2.整体模块RTL电路图截图:

3•整休控翎模挟波形仿真截图: ■MCMTiketa/ 4300M・|・T•血■