数字逻辑实验报告2

《数字逻辑实验》实验报告任课教师李成范实验者姓名易媛学号14121797实验组21实验时间周三11-13节指导教师李成范上海大学计算机工程与科学学院2015年10月3日评分评分《数字逻辑实验》报告2姓名易媛学号14121797教师李成范时间周三11-13节地点计算机学院大楼704机房机位21异或门逻辑功能测试实验实验目的测试异或门74LS86的逻辑功能，并完成对应的表格； 原理依据异或运算和门电路中的高低电压的匹配输出原理。实验步骤引脚7连接接地插孔；引脚14连接+5V电源插孔；按照指导书上所示电路图，如下图，连接引脚；拨动开关，观察二极管的变化，并完成实验数据表格。实验数据异或门输入输出ABYLLLLLLLHLLLHLHHHLLLLLHHHLLHHHHHHLLLLHLHHHL5.实验现象异或门实验中只有A、B两边电压全跳到低电压或全跳到高电压，低电压指示灯才会亮，当两边输入的电压不同时，高电压指示灯亮。而A、B则也是要1,2或者4、5都调到低电压或者高电压，才输出低电压，否则输出高电压。6.体会通过对异或门逻辑功能的测试，更深的了解了异或门的逻辑功能，但在一开始其实我没有理解如何将1、2,4、5再通过3,6输入到9,10中，在这次实验中，74LS86的9、10引脚好像是没有用的，因此我换了两个输入口，经过观察摸索，终于明白，因此这次实验中我也了解到了二级输出，这是在我第一次实验中没有遇到的。二．使用QuartusII设计二位全加器实验实验目的1、掌握组合逻辑电路的功能测试。2、学会二进制数的运算规律。3、掌握构造半加器和全加器的逻辑功能。4、学习使用可编程逻辑器件的开发工具QuartusII设计电路原理全加器将三个输入端——两个一位二进制数及来自低位的进位Ci-1进行相加，产生“和”与“进位Ci”。，当三个输入端输入奇数个“1”时“和”为“1”否则为“0”；当三个输入端至少输入两个“1”时“进位”输出为“1”否则为“0”。构成全加器的方法有多种：可用异或门和与非门等门电路组成（见教材）、可用若干与门组成也可用半加器和或门组成。此次实验是用半加器和或门构成的全加器。实验步骤在QuartusII中建立工程文件，画出逻辑电路设计图。使用模拟工具进行模拟验证；通过验证之后定义FPGA引脚功能；下载设计的电路到FPGA；按照引脚对照表连接各引脚，并测试FPGA的功能实验数据半加器输入输出ABSC0000011010101101全加器AiBiCi-1CiSi0000001010100101100100110011011010111111二位全加器A1B1A0B0C1S1S00000000000100100100010011010010001001010110110011011110010000101001011101001110111001100100110110111101011111110实验现象（红灯亮表示输出为0，绿灯亮表示输出为1)C1，S1，S0分别对应三个输出端，并连接到二极管上，二极管亮灯情况，正如上表所示；体会第二次使用QuartusⅡ模拟逻辑电路，通过这次设计二位全加器，我对QuartusⅡ这一软件更加熟悉，相比第一次，这一次更加得心应手一点，动手能力也增强了，不像之前那样，完全不知所措，虽然过程中还是出了一点小问题，就是在实验过程中，我不小心关掉了软件，后面再打开是忘记