第8章 触发器和时序逻辑电路

第8章触发器和时序逻辑电路8.1概述8.2触发器8.3时序逻辑电路8.4时序逻辑模块和应用8.5中规模时序逻辑器件的应用A1AmZ1Zn输入输出组合逻辑电路存储器件W1WrQ1Qk状态激励现态:(Qkn,…,Q2n,Q1n)次态:(Qkn+1,…,Q2n+1,Q1n+1)时序逻辑电路的模型◆触发器的基本概念◆常见的触发器

——

基本SR、门控SR、D、JK、T、T′◆触发器的异步置位和异步复位◆触发器的相互转换◆集成触发器的性能参数主要内容

（1）有高电平(逻辑1)和低电平(逻辑0)两种稳定的输出状态。

（2）只有在一定的外部信号作用下，触发器的状态才会发生变化；否则，就一直保持原有状态不变。☆

触发器是数字电路中最基本、最简单的存储器件。☆

常见的触发器有：基本SR、门控SR、D、JK、T、T′。☆

触发器有两个特点：触发器的基本概念◆基本SR触发器（74LS279）Q、Q：互补输出。

Q＝1表示触发器处于1状态，

Q＝0表示触发器处于0状态。使Q＝1的操作称为置位(Set)或置1

。使Q＝0的操作称为复位(Reset)或清0(Clear)。1.电路和逻辑符号2.工作原理常见的触发器清0端（复位端）置1端（置位端）3.真值表（功能表）、工作波形SRQn+1功能说明

00Φ禁止使用

011置位(置1)

100复位(清0)

11Qn保持1.电路和逻辑符号2.工作原理◆门控SR触发器（74LS75）SR：决定触发器的次态CP：决定状态转换时刻SR3.真值表（功能表）5.应用——

锁存器（Latch）◆门控SR触发器（74LS75）SnRnQn+1功能说明00Qn保持010复位(清0)101置位(置1)11Φ禁止使用◆D触发器（74AHC74）(d)状态图(a)国标符号(b)惯用符号DnQn+1功能00置011 置1

DCPQQ1DC1Qn+1=Dn01D=1D=0D

=

0D=100011011DQn

Qn+100011011001100011011特征方程：(c)真值表(e)激励表CPDQDFF的工作波形◆D触发器（74AHC74）◆JK触发器（74HC112）特征方程：Qn+1=JnQn+KnQn

无约束条件1K1JC1(a)国标符号(b)惯用符号QnQn+1JnKn000Φ011Φ10Φ111Φ0JnKnQn+1

功能00 Qn 保持01 0 置010 1 置111 Qn 翻转JCPQQK

111001000100100111(d)激励表(c)真值表CP

置1保持翻转翻转置0置1JQK◆JK触发器（74HC112）工作波形◆T触发器、T'触发器(a)国标符号(b)惯用符号(c)真值表(d)状态图(e)激励表1TC1Tn Qn+1

功 能0 Qn

保持1 Qn

翻转QnQn+1 Tn00 001 110 111 0T’：Qn+1=1

+Qn=Qn特征方程：Qn+1=Tn+QnTCPQQ101001异步置位端SDRD CPDn Qn+1

功能说明00 ΦΦΦ禁止使用01 ΦΦ1异步置位10 ΦΦ0异步复位11 ↑00同步置011 ↑11同步置1DCPQQSDRD触发器的异步置位/复位异步复位端1DCPQQSRC1SDRDD第8章触发器和时序逻辑电路8.1概述8.2触发器8.3时序逻辑电路8.4时序逻辑模块和应用8.5中规模时序逻辑器件的应用同步时序电路分析基础

所谓“同步时序电路分析”，就是对于一个给定的同步时序电路，通过一定的方法和手段，去搞清楚该电路的输入信号与输出信号之间的逻辑关系和时序关系。

根据所用器件的规模，所分析的电路可分成多个层次：

——

基于SSI的同步时序逻辑电路分析

——

基于MSI的同步时序逻辑电路分析

——

…

…时序逻辑电路=状态机（StateMachine）+输出逻辑状态机=状态存储器+激励逻辑A1AmZ1Zn输入输出存储器件W1WrQ1Qk状态激励组合逻辑电路

同步时序电路的模型同步时序电路分析基础状态存储器激励逻辑输出逻辑输出状态激励输入时钟Mealy型同步时序电路模型状态存储器激励逻辑输出逻辑输出状态激励输入时钟Moore型同步时序电路模型同步时序电路分析基础Step1：根据电路写出输出方程、激励方程和次态方程；Step2：列出状态表，画出状态图、工作波形（必要时）；Step3：根据状态图（状态表、工作波形）判断电路的逻辑功能。同步时序电路分析步骤第8章触发器和时序逻辑电路8.1概述8.2触发器8.3时序逻辑电路8.4时序逻辑模块和应用8.5中规模时序逻辑器件的应用

☆什么是“计数器”？☆计数器的分类（1）按照“模数”M：M=2n，M≠

2n（2）按照“计数方向”加法计数器，减法计数器，双向计数器（可逆计数器）（3）按照“是否同步”：同步计数器，异步计数器计数器的基本概念（4）按照计数值的“编码方式”自然二进制编码、Gray码、BCD编码、……16进制加法计数器74163（Multisim电路仿真）74163COCLRCPPTQDQCQBQALDDCBA◆同步计数器的MSICO----进位输出CO=QDQCQBQAT表3-8部分MSI同步计数器型号及基本特性◆同步计数器的MSI74163的使用方法1)反馈清0法构成M进制计数器

遇M-1时CLR=0，下一个CP脉冲上升沿清0(74161遇M时CLR=0，计数器立即清0)例

分别用74163/161构成11进制计数器。

解：74163QDQBM-1=11-1=10=(1010)2

74161QDQBQAM=11=(1011)2&QDQBCLR74163&QDQBQACLR741612)反馈预置法构成M进制计数器连接方式DCBA接计数器状态循环的第一个状态；识别与非门输入端接计数器状态循环的最后一个状态中“1”

所对应的触发器Q端；识别与非门输出端接74163的LD；为了保证LD=1时计数器正常计数，74163的其它控制端CLR、P、T均应接逻辑1。

用74163/161构成余3码计数器三、计数器的应用计数计时产生周期序列信号

1、计时输入周期性计数脉冲的计数器三、计数器的应用4、产生周期序列信号利用计数器的状态循环特性和数据选择器(或其它组合逻辑器件)，可以实现计数型周期序列产生器。计数器的模数M等于序列的周期，计数器的状态输出作为数据选择器的地址变量，要产生的序列作为数据选择器的数据输入，数据选择器的输出即为输出序列。三、计数器的应用11100100序列产生器三、计数器的应用移位寄存器(ShiftRegister)◆移位寄存器的基本概念◆由触发器构成的移位寄存器◆移位寄存器的MSI☆

“寄存器（Register）”—74175☆

“移位寄存器”

具有移位功能的寄存器，不仅能够存放二进制信息，而且还能对所存储的二进制信息进行移位。功能：存储二进制信息要求：写得进、存得住、读得出移位寄存器的基本概念☆

移位寄存器有多种移位方式Q0Q1Q2Q3循环右移：Q0Q1Q2Q3循环左移：Q0Q1Q2Q3右移：DQ0Q1Q2Q3左移：D移位寄存器的基本概念☆

移位寄存器有4种数据输入－输出方式Q0Q1Q2Q3串入串出Q0Q1Q2Q3串入并出移位寄存器的基本概念Q0Q1Q2Q3并出并入串出Q0Q1Q2Q3并入移位寄存器的基本概念由触发器构成的移位寄存器4位右移寄存器1DQ0SRC11DSRC11DSRC11DSRC1清01CLKQ0Q1Q2Q3输入

DQ1Q2Q3移位寄存器的MSI表10部分常用MSI移位寄存器及其基本特性型号位数输入方式输出方式移位方式74918

串

串

右移741648

串

串、并

右移741658

串、并

互补串行

右移741668

串、并

串

右移741794

串、并

串、并

右移741944

串、并

串、并

双向移位741954

串、并

串、并

右移741988

串、并

串、并

双向移位742998

串、并

串、并(三态)

双向移位743238

串、并

串、并(三态)

双向移位8位双向移位寄存器74198（1）逻辑符号右移串出左移串出并行输出方式选择右移串入左移串入并行输入清0时钟CPCLRM1M0DRABCDEFGHDLQAQBQCQDQEQFQGQH

7419874198功能表（2）逻辑功能序列检测器例：1011序列检测器，允许输入序列码重叠。思考：这是米里型电路还是摩尔型电路？如果改为另一种类型，电路应如何修改？若不允许重叠呢？1101重叠型1101序列检测器101CLKX74194CLRM1M0QADR

DCBADLQBQCQDCP1&Z环形计数器：（M