汽车电工电子基础-项目六

汽车电工电子根底工程六数字电路分析与应用学习目标1.理解数字电路的概念及其特点，掌握十进制与二进制间的相互转换；2.掌握门电路的符号、逻辑表达式及逻辑功能；3.掌握几种根底触发器的符号及逻辑功能；4.了解计数器与存放器的工作原理；5.掌握555定时器的工作原理，理解其应用；6.了解数字电路在汽车中的应用。

任务1数字电路的认识

一、数字电路的认识电子电路包括模拟电路和数字电路。1、模拟电路模拟电路是处理模拟信号的电路；模拟信号：随着时间连续变化的信号。模拟信号模拟信号2、数字电路数字电路是处理数字信号的电路；数字信号：不随着时间连续变化的信号。数字信号数字信号通常用逻辑0和1表示。正逻辑：“0〞—低电平，“1〞—高电平；负逻辑：“1〞—低电平，“0〞—高电平。3、数字电路的特点①根本电路简单，易于实现。②抗干扰能力强，工作可靠。③数字信号便于长期存储。④更适合传输和处理。二、数制和码制1、数制(1)十进制基数：10数码：0—9进位原那么：逢十进一，即：9＋1＝10。十进制的展开：式中，102

、101

、100

为十进制的权，而小数点以右数码的权值是10的负幂。

(2)二进制基数：2数码：0—1进位原那么：逢二进一，即：1＋1＝10。二进制的展开：式中，23、22

、21

、20

为二进制的权。(3)二进制与十进制间的转换①二进制转换为十进制方法：将二进制按权展开相加如：〔注：下标D表示十进制，下标B表示二进制〕②十进制转换为二进制方法：除数取余法如：将十进制的13转换成二进制所以，2、码制代码：表示事物时不再有数量的大小，只是不同事物的代号。如身份证号、学号。码制：在编制代码时要遵循的规那么。8421BCD码是常用的一种BCD码。它由4位二进制数0000到1001组成，依次代表十进制的1到9。

8421BCD码与十进制数的对应关系表

十进制数8421码位权8位权4位权2位权101234567890000000011000011110000110011000101010101如上表所示，码中4位二进制数从左到右依次代表位权8，位权4，位权2，位权1，因此称为8421BCD码。其和十进制之间的转换过程如下：

任务2门电路的认识和验证

数字电路的输出信号和输入信号之间是具有一定因果关系的，这种信号间的因果关系称为逻辑关系，因此数字电路又称为逻辑电路。逻辑电路的根本单元有两个：门电路和触发器。逻辑电路中实现最根本逻辑关系的电路称为逻辑门电路，简称为门电路。最根本的门电路有与门、或门、非门、与非门和或非门。1、与门与门是指能够实现与运算的电路。只有决定事物结果的全部条件同时具备时，结果才发生，这种因果关系叫逻辑与，或者叫逻辑相乘。逻辑符号：&ABY逻辑表达式：

Y=AB=AB设0表示开关断开以及灯不亮；1表示开关闭合以及灯亮，那么当开关A与B均闭合时，灯Y才亮

a)与逻辑关系b)与逻辑真值表逻辑关系是“全1出1，有0出0〞。2、或门或门是指能够实现或运算的电路。在决定事物结果的诸条件中只要有任何一个满足，结果就会发生。这种因果关系叫逻辑或，或者叫逻辑相加

逻辑符号：≥1ABY逻辑表达式：

Y=A+B开关A与B只要有一个闭合，灯Y就亮

a)或逻辑关系b)或逻辑真值表逻辑关系是“全1出1，全0出0〞。3、非门非门是指能够实现或运算的电路。只要条件具备了，结果便不会发生；而条件不具备时，结果一定发生。这种逻辑关系叫做逻辑非，也叫做逻辑求反逻辑符号：1AY逻辑表达式：Y=A

当开关A闭合，灯不亮;当开关A断开，灯亮

a)非逻辑关系b)非逻辑真值表逻辑关系是“是1出0，是0出1〞。4、与非门

逻辑符号：

复合逻辑门与非门由与门和非门组成。

&ABY’Y1BY&A逻辑表达式：

Y=AB=AB逻辑关系是“全1出0，有0出1〞。ABY“与非”门真值表0010111011104、或非门

逻辑符号：

复合逻辑门或非门由或门和非门组成。

逻辑关系是“有1出0，全0出1〞。≥1ABY’Y1BY≥1A逻辑表达式：

Y=A+BABY“或非”门真值表001010100110任务三

触发器的认识和验证

在各种复杂的数字电路中，不仅需要对二值信号进行算数运算和逻辑运算，还经常需要将这些信号和计算结果保存起来，供人们直接读取或应用。为此，需要使用有记忆功能的根本逻辑单元。通常将能够存储1位二值信号〔即0或者1〕的根本单元电路统称为触发器。触发器是时序逻辑电路中最根本的电路器件，它是由门电路合理连接而成的，它与组合逻辑电路不同之处为：具有“记忆〞功能。一、触发器的根本认识1、触发器的特点具有两个稳定存在的状态，用来表示逻辑状态的0和1，或二进制数0和1。触发器有两个输出端，分别用和表示。正常情况下，和总是互补的。在触发信号的作用下，根据不同输入信号可以把触发器的输出〔Q〕置成0或1状态，即在一定条件下输出状态是可以改变的。输入信号消失后，触发器能把对它的影响保存下来，即具有“记忆〞功能。

2、触发器现态、次态和时序的概念

现态－－触发信号输入前，触发器所处的状态，用

表示。

次态－－触发信号输入后，触发器获得的新状态，用

表示。

时序－－在输入信号作用下，触发器状态更新和演化过程的时间序列。

按照电路的结构分类：可以分为SR触发器、同步触发器〔也称为时钟控制触发器〕、主从触发器、维持阻塞触发器和边沿触发器。按照触发方式分类：可以分为电平触发、脉冲触发和边沿触发3种。按照逻辑功能分类：可以分为SR触发器、JK触发器、D触发器、T触发器和触发器5种。二、触发器的分类1、RS触发器〔1〕根本RS触发器①电路结构和符号②功能分析A.当时，由与非门的逻辑功能可知输入低电平，输出,反响到的输入端，使的输入均为高电平，，触发器为1态。输入端称为直接置1端，也称直接置位端，低电平有效。B.当时，同理可得、，触发器为0态。输入端称为直接置0端，也称直接复位端，低电平有效。C.当时，触发器状态维持不变。设原来触发器的状态为、，端的低电平加到的输入端，使维持在1态；该信号反响到的输入端，那么的输入均为高电平，使维持在0态。如原来触发器的状态为、，触发器仍保持原来的状态，这种保持原来状态的功能就称为记忆功能。D.当时，触发器的两个输出端都为高电平，即，这违反了和状态必须相反的原那么。而且，当的低电平同时撤销时，由于两个与非门的平均延迟时间并不知道，触发器恢复为0态还是1态无法判定，因此在应用时，严格禁止在端同时加低电平信号。输

入输出逻辑功能

QnQn+10101置111000置011100保持11000未定义禁用1根本RS触发器真值表

表中，Qn

为现态；Qn+1

为次态。因为次态Qn+1的状态不仅和触发信号相关，还和现态Qn相关，所以Qn也是真值表中的一个输入变量。根本RS触发器的逻辑功能除了可用真值表表示，还能用特性方程表示，特性方程是指次态Qn+1的逻辑式，表述如下：式中，称为约束方程。〔2〕同步RS触发器因为没有时钟控制端，因此多个根本触发器工作时，很难做到协调一致。为此，在根本RS触发器的根底上增加了控制电路和控制信号，当控制信号到来时，触发器的状态发生翻转，具有这种特征的触发器称为同步触发器或时钟触发器。①电路结构和符号②功能分析当CP=0时，的输入为1，触发器的状态保持不变；当CP=1时，的输入分别为，其功能和根本RS触发器一致，真值表如下：CP=1逻辑功能

QnQn+11001置110100置010000保持11110未定义禁用1同步RS触发器真值表特性方程：2、边沿JK触发器边沿JK触发器的触发方式有两种：〔1〕上升沿触发特点—触发脉冲CP上升沿到来，触发器的输出随输入变化。〔2〕下降沿触发特点—触发脉冲CP下升沿到来，触发器的输出随输入变化。①电路结构和符号②功能分析JK触发器的特性方程：

当CP下降沿到来时：A.假设J=K=0，那么Qn+1=Qn，触发器保持状态不变。B.假设J=0、K=1，那么Qn+1=0，触发器置0，K端叫置0端。C.假设J=1、K=0，那么Qn+1=1，触发器置1，J端叫置1端。D.假设J=K=1，那么Qn+1=Qn，触发器翻转。

边沿JK触发器真值表例下降沿触发的JK触发器的CP和J、K波形，画出输出端Q的波形。设Q的初始状态为“0〞。解：先找出CP的下降沿，再根据输入信号J、K的值便可得到输出Q的波形，如以下图所示。

①引线端子排列与逻辑符号边沿D触发器也有上升沿触发型和下降沿触发性两种，其中上升沿触发型用的最多，以下图为双上升沿触发器74LS74的引线端子排列图及逻辑符号。在芯片内有两个相同的D触发器，每个都有数据输入端D，时钟触发端CP、预置数据端SD、RD及互补输出Q、Q。触发器的符号如b)所示。3、边沿D触发器②功能分析D触发器的特性方程：

当CP上升沿到来时：A.假设D=0，那么，触发器置0。B.假设D=1，那么，触发器置1。所以，D触发器有置0和置1两种功能，由此可得真值表。边沿D触发器真值表例上升沿触发的D触发器的CP脉冲和D波形，画出输出端Q的波形。设Q的初始状态为“0〞。解：4、T触发器T’触发器〔1〕T触发器T触发器是指在时钟脉冲CP有效沿作用下，具有保持和翻转功能的触发器。T触发器无单独的产品，一般用JK触发器或D触发器组成，如下图。

a〕JK触发器构成的T触发器b〕D触发器构成的T触发器T触发器的特性方程：T触发器具有保持和翻转功能，其真值表如下：〔2〕T’触发器T’触发器是指在时钟脉冲CP有效沿作用下，只有翻转功能的触发器。T’触发器也无单独的产品，一般用JK触发器或D触发器组成，如下图。

a〕JK触发器构成的T’触发器b〕D触发器构成的T’触发器T’触发器的特性方程：T’触发器在每次CP有效沿到来时都进行一次翻转，其真值表如下：

触发器的应用非常广泛。比方计数器、存放器，都是由触发器构成；再比方单脉冲发生器、频率变换电路以及抢答器。下面以抢答器为例，介绍触发器的应用。三、触发器的应用上图为4人用智力抢答器。该电路主要由四D触发器、与非门、开关、电阻和发光二极管等元器件组成。其中K1，K2，K3，K4为抢答人按钮，S为主持人按钮。74LS175为四D触发器，其内部有四个独立的D触发器，输入端分别为D1,D2,D3,D4,输出分别是Q1,Q1,Q2,Q2,Q3,Q3,Q4,Q4,。四个D触发器具有共同的时钟端和异步清零端〔RD〕。显示局部由发光二极管实现。当无人抢答时，K1，K2，K3，K4均为低电平，所以四个输入信号D1,D2,D3,D4,也均为低电平，在连续时钟脉冲的作用下，74LS175的输出端Q1,Q2,Q3,Q4均为低电平，发光二极管不亮。假设K1被按下，D1变为高电平，在时钟脉冲的作用下Q1立即变为高电平，对应的二极管发光。同时，Q1=0，使与非门1的输出为1，再经过与非门2后，反相，输出变为0，而3的输出恒等于41，此时74LS175的输出不再发生变化，其余抢答者的按钮也不再起作用，从而1号选手获得抢答权。假设要清零，那么由主持人按S按钮，为下一次抢答做准备。任务四计数器与存放器的应用

计数器是实现计数功能的时序部件，它不仅可用来记脉冲数，而且也常用作数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。

计数器的种类很多，按触发器的翻转是否同时进行，可分为同步计数器和异步计数器。其中同步计数器是指在时钟信号有效沿到来时各个触发器的翻转是同时进行的，而异步计数器是指在时钟信号有效沿到来时，各触发器的翻转有先有后，是异步的；按计数的进制分有二进制计数器、十进制计数器和任意进制计数器；按计数时数字的增减分类，有加法、减法和可逆计数器。一、计数器异步二进制加法计数器的电路图如下图，它由三个上升沿触发的D触发器组成。每个触发器接成T’触发器的结构，这样，触发脉冲到来时，触发器状态翻转。最低位触发器由计数脉冲触发，其它各位触发器由相邻低位触发器的输出脉冲触发，因此各位触发器的翻转时刻是异步的，计数器为异步计数器。假设3个触发器的初态均为0，由于外部计数器脉冲加于FF0的CP端，所以每来一个计数计数脉冲上升沿，FF0就翻转一次，得Q0波形；而Q0又作为FF0的触发脉冲，所以Q0每输出一次脉冲上升沿，FF0就翻转一次，得Q1的波形；以此类推，可得计数器的工作波形，如下图。由波形图可知：①每个触发器都是每输入两个触发脉冲输出一个脉冲，符合逢二进一的规律，因此计数器为二进制计数器。②随着计数脉冲的输入，计数器按二进制加法规那么计数③每经过一级触发器计数脉冲CP的频率下降1/2，有分频功能。归纳可得计数器的分析方法：①分析各触发器的翻转条件。②用波形图〔时序图〕或状态图记录状态转换过程。③根据波形图或状态图归纳出计数器的功能。具有存放数码功能的逻辑电路称为存放器。1．数码存放器。数码存放器也称为锁存器，是存放二进制数码的电路。由于触发器具有记忆功能，因而它是数码存放器的根本组成单元。现以集成4位数码存放器76LS175为例来理解数码存放器的电路结构和功能。以下图所示为4位数码存放器74LS175的逻辑电路图，其内部由4个上升沿D触发器组成，D3~D0为并行输入数码端，CP为存放脉冲控制端，RD为电路清零端，Q3~Q0为并行输出数码端。二、存放器4位数码存放器具有如下功能：①清零。在RD加低电平清零信号，存放器中原存放的内容被去除，Q3Q2Q1Q0=0。②存放数据。RD=1时，将数据加到输入端，CP上升沿到来时，数据被存入。Q3Q2Q1Q0=D3D2D1D0③保持。在RD=1，CP=0时，即清零信号和存放脉冲不起作用时，存放器中的数码保持不变，此时从输出端Q3Q2Q1Q0可并行输出存放器的数码。因为数码的输入、输出方式都是并行工作方式，故又称为并行输入、并行输出存放器。2．移位存放器。移位存放器不仅能存放数码，还有移位的功能。所谓移位，就是每来一个移位脉冲，存放器中所存放的数据就向左或向右顺序移动一位。按照移位的功能不同，有单向移位存放器和双向移位存放器。两种移位存放器的分析方法是相似的，下面以单向移位存放器为例进行分析。以下图为由4个D触发器组成的4位右移存放器，这4个触发器低位的输出接至相邻高位的D输入端，共用一个移位脉冲信号，数码由FF0的D端串行输入。设存放器的初始状态为零，即Q0Q1Q2Q3=0000，存放的数码为Di=1101。在第一个移位脉冲上升沿到来时，存放器的状态右移一位，数码的最高位1存入FF0，存放器的状态为Q0Q1Q2Q3=1000；第二个移位脉冲上升沿到来时，存放器的状态再右移一位，数码Di的次高位1存入FF0，FF0原来的状态移至相邻的FF1，存放器的状态变为Q0Q1Q2Q3=1100；依次类推，第四个脉冲上升沿到来时，数码Di的最低位1存入FF0，存放器的状态为Q0Q1Q2Q3=1101。这时，Q0Q1Q2Q3可从存放器的端并行输出存放器的4位数码。如果再经过4个脉冲，那么所存的数码1101逐位从Q3端串行输出。任务五

555定时器及其应用

555定时器是一种将模拟电路和数字电路集成于一体的电子器件。用它可以构成单稳态触发器、多谐振荡器和施密特触发器等多种电路，实现定时、整形、脉冲信号的产生、检测和控制等功能，是一种使用非常广泛的集成电路产品。

在汽车电子电路中，主要用于汽车转向闪光器、雨刮间歇控制器、防盗报警器、发动机转速表、自动变光器电路中。一、555定时器的结构及工作原理a〕电路b〕引脚排线图CB555定时器1.结构组成CB555定时器的结构组成如下：〔1〕分压器：由三个等值电阻构成〔2〕比较器：由电压比较器构成〔3〕根本RS触发器：由与非门交叉连接组成〔4〕与非门、晶体管VT、反相器2.功能分析555定时器的功能主要由两个比较器决定。两个比较器的输出电压控制RS触发器和晶体管的状态。图中，两个比较器C1，C2的参考电压UR1，UR2由电源UCC经过三个5KΩ的电阻分压而得。在5端不接电压时，加在C1同相端的参考电压UR1=2/3UCC,加在C1同相端的参考电压UR2=1/3UCC。如果在5端外接固定电压UCO,那么参考电压由外接电压决定：UR1=UCO,UR2=1/2UC0。①R’D=0时，Q=0，uo=0，VT饱和导通。在6端和2端分别加外加电压uI1,uI2那么：②R’D=1时，假设uI1＞UR1、uI2＞UR2，RD=0、SD=1，Q=0，uo=0，VT饱和导通。③R’D=1时，假设UI1<UR1、UI2<UR2，RD=1、SD=0，Q=1，uo=1，VT截止。④R’D=1时，假设UI1<UR1、UI2>UR2，RD=SD=1，Q=保持，uo=保持，VT保持。二、555定时器的应用555定时器构成的施密特触发器将555定时器的2端和6端接在一起，就可以构成施密特触发器，如图〔a〕电路图〔b〕引线图555定时器构成的施密特触发器假定输入信号为三角波，可得其输出波形，如下图。555定时器构成的单稳态触发器〔a〕电路图〔b〕波形图单稳态触发器单稳态触发器的工作原理说明

触发脉冲到来之前，输入uI=1>1/3UCC，故C2输出为1。假设Qn=0,放电管VT饱和导通，电容放电，使C1输出为1，Qn保持0态不变。假设Qn=1,放电管VT截止，电源经电阻R对电容C充电，当uC>2/3UCC时,C1输出为0，使触发器置0。可见，触发脉冲到来之前触发器为0态，而电路的输出uo=0态。此时电路的状态称为稳定状态。当触发脉冲到来时，uI=0<1/3UCC，使C2的输出为0，触发器置1，uo=0变为1，电路进入暂稳态。这时放电管VT截止，电源对电容C充电。在充电过程中，触发脉冲虽然消失，使比较器C2输出变为1，但充电继续进行，直到uC上升到略高于2/3UCC时，比较器C1输出为0，将触发器置0，电路输出uo由1变为0，返回稳定状态。至此，暂稳态过程结束。此后电容迅速放电，为下一次触发做好准备。3.555定时器构成的多谐振荡器〔a〕电路图〔b〕波形图多谐振荡器