《模拟与数字电子技术基础 蔡惟铮》第9章习题解答

集成逻辑门电路习题解答习题[9-1]选择填空：1．在数字电路中，稳态时晶体管一般工作在（放大，开关）状态。在题图9-1中，若UI<0，则晶体管（截止，饱和），此时UO=（5V，3.7V，2.3V）；。在电路中其他参数不变的条件下，仅Rb减小时，晶体管的饱和程度（减轻，加深，不变）；仅Rc减小时，饱和程度（减轻，加深，不变）。题图9-1中C的作用是（去耦，加速，隔直）。2．在电路参数上如何保证非门的逻辑功能？欲使晶体管处于饱和状态，ui需满足的条件为（a.UI>0；b.；c.），为什么？题图9-1题图9-2(a)解：1．开关，截止，3.7V，b，加深，减轻，增大，加速。2．应选(b)；(a)不确切；（b）中VCC/Rc是临界饱和的基极电流值，应该用饱和区的值；(UI-0.7)/Rb是基极电流值应该大于等于VCC/Rc，等于是临界饱和，大于是过饱和。(c)中ui不确切。[9-2]选择填空：1．由TTL门组成的电路如题图9-2(a)所示，已知它们的输入短路电流为Iis＝1.6mA，高电平输入电流IiH＝40μA。试问：当A=B=1时，G1的（拉，灌）电流为；A=0时，G1的（拉，灌）电流为。2．G1后接逻辑门的数量是否对第1小题的答案有影响？为什么？3．题图9-2(b)中示出了某门电路的特性曲线，试据此确定它的下列参数：输出高电平UOH=；输出低电平UOL=；输入短路电流Iis=；高电平输入电流IiH；阈值电平UT=；开门电平UON=；关门电平UOFF=；低电平噪声容限UNL=；高电平噪声容限UNH=；最大灌电流IOLMax=；扇出系数No=。题图9-2(b)4．TTL门电路输入端悬空时，应视为（高电平，低电平，不定）；此时如用指针式万用表测量输入端的电压，读数约为（3.5V，0V，1.4V）。5．集电极开路门（OC门）在使用时须在（输出与地，输出与输入，输出与电源）之间接一电阻。6．CMOS门电路的特点：静态功耗（很大，极低）；而动态功耗随着工作频率的提高而（增加，减小，不变）；输入电阻（很大，很小）；噪声容限（高，低，等）于TTL门。7．某TTL反相器的延迟时间tPLH=15ns，tPHL=10ns。输入信号为占空比50%的方波，该方波的频率不得高于（50MHz，40MHz，30MHz）。解：1．灌，3.2mA，拉，160A2.更正“、G2”删去。有影响，G1后接逻辑门的数量对灌电流有影响，取决于G1的低电平扇出系数；G1的拉电流，取决于G1后接逻辑门的并联的输入端头数，即高电平扇出系数。3．3V，0.3V，1.4mA，0.02mA，1.5V，1.5V，1.5V，1.2V，1.5V，15mA，10。4．高电平，1.4V。5．输出与电源。6．极低，增加，很大，高。7．30MHz。[9-3]电路如题图9-3(a)～(f)所示，写出各逻辑门的输出逻辑函数表达式。题图9-3题9-3电路图解：F1=，F2=1，F3=，F4=，F5=1，F6=[9-4]TTL三态门电路如题图9-4所示。在下图示输入波形的情况下，画出其输出端的波形。题图9-4题9-4电路图解：当时，当时，于是，逻辑表达式F的波形见解图9-4所示。解图9-4[9-5]题图9-5中各电路中凡是能实现非功能的打对号，否则打×。图(a)为TTL门电路，图(b)为CMOS门电路。(a)TTL门(b)CMOS门题图9-5题9-5电路图解：(a)TTL门(b)CMOS门解图9-4左1：CMOS逻辑门输入端理论上没有电流，实际上是有电流的，不过很小，所以1M上的电压降不确定。一般CMOS门的输入端不允许解高阻值的电阻，或悬空。左2：CMOS逻辑门输入端不允许悬空。左3：同相传输。左4：TG为高阻输出。[9-6]要实现题图9-6中各TTL门电路输出端所示的逻辑关系各门电路的接法是否正确？如不正确，请予更正。题图9-6题9-6电路图解：见解图9-6。解图9-6[9-7]由CMOS传输门和反相器构成的电路如题图9-7（a）所示，试画出在图（b）波形作用下的输出uo的波形（ui1=10Vui2=5V）(a)(b)题图9-7题9-7电路图解：输出波形见解图9-6。解图9-6[9-8]甲乙两人用指针式万用表测量一个由TTL门组成的电路，发现某点的电位为1.8V。对此甲认为是由于该点的负载过重，导致