引出时序逻辑电路

第四章触发器开始引出时序逻辑电路按工作方式分类异步触发器按功能分类RS触发器课堂教学设计结构框架任务驱动+案例+演示

引入电子时钟电路课件与组合逻辑电路的区别时序逻辑电路概念同步JK触发器D触发器T触发器T’触发器各种触发器间的转换功能分析波形仿真演示小结结束触发器应用师生和谐互动同学们想不想知道我内部的电路结构？继续学习后面的几个章节，你就能全面了解我了！数字电子钟原理电路时序逻辑电路的输出状态不仅决定于当时的输入状态，而且与电路原来的状态有关;在电路结构上存在反响，具有记忆功能。即在输入信号撤销后能保持在输入信号作用时所具有的输出状态组合逻辑电路的输出状态完全由当时的输入变量的组合状态决定，与电路的原状态无关。触发器概述：触发器是构成时序逻辑电路的根本单元电路。

触发器具有记忆功能，能存储一位二进制数码。触发器有三个根本特性：〔1〕有两个稳态，可分别表示二进制数码0和1，无外触发时可维持稳态；〔2〕外触发下，两个稳态可相互转换〔称翻转〕；〔3〕有两个互补输出端。本章将按触发器的电路结构、触发方式、逻辑功能分别进行介绍。按逻辑功能可分为：双稳态触发器、单稳态触发器、无稳态触发器〔多谐振荡器〕。双稳态触发器中又包含RS触发器、JK触发器、D触发器和T触发器等。触发器按有无动作的统一时间节拍分为：根本触发器、时钟触发器。按电路结构可分为：主从触发器、单维持阻塞触发器和时钟触发器。触发器分类：1.根本RS触发器由两个与非门交叉连接而成&G1&G2QQ规定：以Q端的状态为触发器的状态，Q＝1时称为触发器为1状态，Q＝0时称为触发器为0状态。逻辑符号图低电平有效QQ第一节基本RS触发器10111001输出保持原状态：&G1&G2若原状态：输入RD=1,SD=1时输入RD=1,SD=1时假设原状态：01110110输出保持原状态：&G1&G2结论时，触发器原状态假设为“0〞，那么新状态为“0〞。假设原状态为“1〞，那么新状态仍为“1〞。触发器未接受低电平信号时，无论原状态如何，输出都保持原状态不变。具有两个稳定状态，又称为双稳态触发器。输入SD=0,RD=1时假设原状态：10101011输出变为：&G1&G2输入SD=0,RD=1时假设原状态：00110101输出保持：&G1&G2

时，触发器原状态若为“0”，则新状态为“1”。若原状态为“1”，则新状态仍为“1”。即无论原状态如何，基本RS触发器都输出“1”，所谓“置位”状态。时考虑到电路的对称性，触发器的输出状态应为“0〞，即所谓“复位〞状态。直接复位端〔RESET〕直接置位端〔SET〕低电平有效输入RD=0,SD=0时0011输出全是1与逻辑功能相矛盾且当同时变为1时，速度快的门输出先变为0，另一个不变。输出状态由偶然因素决定。&G1&G2结论输入RD=0,SD=0时，根本RS触发器的输出不定，属于禁止出现的状态。根本RS触发器的置位、复位和保持不变的逻辑功能，可实现数码的存储和记忆。由于有禁态，所以使用受到一定限制。状态转换表〔特性表〕现态：指触发器输入信号变化前的状态，用Qn表示；次态：指触发器输入信号变化后的状态，用Qn+1表示。特性表：次态Qn+1与输入信号和现态Qn之间关系的真值表。与非门组成的根本RS触发器的状态转换表逻辑功能的表示方法：0110110010不变不定Q状态表的简化：次态Qn+1的卡诺图特性方程触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式波形图反映触发器输入信号取值和状态之间对应关系的图形称为波形图RSQQ置1置0置1置1置1保持不允许一般先设输入初始状态，然后根据给定输入信号波形，相应画出输出端的波形。或非门组成的根本RS触发器或非门组成的根本RS触发器〔a〕逻辑电路〔b〕逻辑符号输入信号R、S为高电平有效触发。高电平有效或非门组成的根本RS触发器的状态转换表R高电平有效置0S高电平有效置1根本RS触发器的特点〔1〕触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。〔2〕电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。〔3〕在外加触发信号有效时，电路可以触发翻转，实现置0或置1。〔4〕在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。在数字电路中，凡根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路，都称为RS触发器。根本RS触发器的触发方式：逻辑电平直接触发。〔由输入信号直接控制〕。但是在实际工作中，要求触发器按统一的节拍进行状态更新。措施：同步触发器〔时钟触发器或钟控触发器〕：具有时钟脉冲CP控制的触发器。该触发器状态的改变与时钟脉冲同步。CP：控制时序电路工作节奏的固定频率的脉冲信号，一般是矩形波。同步触发器的状态更新时刻：受CP输入控制。触发器更新为何种状态：由触发输入信号决定。第二节同步触发器同步RS触发器1.电路组成及逻辑符号图4-6同步RS触发器〔a〕逻辑电路〔b〕逻辑符号在CP=0期间，G3、G4被封锁，触发器状态不变。在CP=1期间，由R和S端信号决定触发器的输出状态。结论：触发器的动作时间是由时钟脉冲CP控制的。触发方式：电平触发方式只有CP=1时〔高电平有效〕，触发器的状态才由输入信号R和S来决定。2.功能表〔在CP=1期间有效〕现态：CP脉冲作用前触发器的原状态，用Qn表示；次态：CP脉冲作用后触发器的新状态，用Qn+1表示。R为高电平有效触发

S为高电平有效触发

R、S不允许同时有效3.特性方程4.状态图描述触发器的状态转换关系及转换条件的图形称为状态图01×1/1×/10/01/①当触发器处在0状态，即Qn=0时，若输入信号＝01或11，触发器仍为0状态；RS②当触发器处在1状态，即Qn=1时，若输入信号＝10或11，触发器仍为1状态；RSRS若＝10，触发器就会翻转成为1状态。RS若＝01，触发器就会翻转成为0状态。5.工作波形〔又称为时序图，设初态为0〕同步RS触发器的时序图

置1保持置0置1、同步JK触发器CP=1期间有效将S=JQn、R=KQn代入同步RS触发器的特性方程，得同步JK触发器的特性方程：特性表JK=00时不变JK=01时置0JK=10时置1JK=11时翻转状态图波形图在数字电路中，凡在CP时钟脉冲控制下，根据输入信号J、K情况的不同，具有置0、置1、保持和翻转功能的电路，都称为JK触发器。3、同步D触发器〔D锁存器〕CP=1期间有效将S=D、R=D代入同步RS触发器的特性方程，得同步D触发器的特性方程：状态图波形图在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。同步触发器的空翻同步触发器在一个CP脉冲作用后，出现两次或两次以上翻转的现象称为空翻。同步RS触发器的空翻现象

123边沿触发器：仅在CP某一约定跳变时刻到来时才接受输入信号；其他时刻输入信号的变化不会引起输出信号状态的变化。一般靠CP脉冲上升沿或下降沿进行触发。正边沿触发器：靠CP脉冲上升沿触发。负边沿触发器：靠CP脉冲下降沿触发。触发方式：边沿触发方式。可提高触发器工作的可靠性，增强抗干扰能力。为解决空翻问题引入以下两种触发器：第三节常用钟控触发器主从触发器：由两级触发器构成，工作特点：第一步，CP=1期间，主触发器的输出状态由输入信号的状态确定，从触发器的输出状态保持不变。第二步，当CP从1变为0时，主触发器的输出状态送入从触发器中，从触发器的输出状态由主触发器当时的状态决定。在CP=0期间，由于主触发器的输出状态保持不变，因而受其控制的从触发器的状态也保持不变。触发方式：主从触发方式〔CP下降沿有效〕。主从触发器状态的更新只发生在CP脉冲的下降沿，触发器的新状态由CP脉冲下降沿到来之前的R、S信号决定。1.RS触发器RS触发器状态转换表

状态转换表是表示触发器的现态Qn、输入信号和次态Qn+1之间转换关系的表格。状态转换表S

RQnQn+10

00

001010

10

101001

01

001111

11

101××R有效置0S有效置1R、S不允许同时有效R、S同时无效保持常用钟控触发器的逻辑功能描述：特性方程〔又称为状态方程〕由状态转换表得到Qn+1的状态转换卡诺图。RS触发器的Qn+1卡诺图

进一步可写出Qn+1的表达式。S

RQnQn+10

00

001010

10

101001

01

001111

11

101××输入输出约束条件，表示不允许将R、S同时取为1状态转换图

RS触发器的状态转换图

状态转换图：表示触发器状态转换的图形。它是触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号〔R、S〕提出的要求。两个圆圈表示状态0和1箭头表示状态转换的方向在箭头旁边用文字或符号表示实现转换所必备的条件2

D触发器

状态转换表

D触发器的状态转换表

DQnQn+1000010101111特性方程

Qn+1=D

状态转换图

D触发器的状态转换图

3

JK触发器

JK触发器的逻辑符号〔a〕下降沿触发〔b〕上升沿触发JK触发器是一种多功能触发器，在实际中应用很广。JK触发器是在RS触发器根底上改进而来，在使用中没有约束条件。常见的JK触发器有主从结构的，也有边沿型的。状态转换表

功能表

表4-7JK触发器功能表表4-8JK触发器状态转换表特性方程状态转换图JK触发器的状态转换图时序图〔以CP下降沿触发的JK触发器为例〕JK触发器的时序图

在CP的下降沿更新状态，次态由CP下降沿到来之前的J、K输入信号决定。具有保持和翻转功能。4

T触发器T触发器的功能表

功能表

状态转换表

T触发器的状态转换表特性方程状态转换图

T触发器的状态转换图令JK触发器的J＝K＝T，就可实现T触发器。JK触发器接成T触发器5.T′触发器

〔1〕T′触发器的功能把T=1时的T触发器称为计数型触发器，又叫做T′触发器。每来一个CP脉冲，T′触发器就翻转一次，显然能实现计数功能。T′触发器的状态转换表特性方程为4.3.2不同类型触发器之间的转换转换步骤：〔1〕写出已有触发器和待求触发器的特性方程。〔2〕变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。〔3〕比较已有和待求触发器的特性方程，根据两个方程相等的原那么求出转换逻辑。〔4〕根据转换逻辑画出逻辑电路图。转换方法：利用令已有触发器和待求触发器的特性方程相等的原那么，求出转换逻辑。1、将JK触发器转换为RS、D、T和T＇触发器JK触发器→RS触发器RS触发器特性方程变换RS触发器的特性方程，使之形式与JK触发器的特性方程一致：比较，得：电路图JK触发器→D触发器写出D触发器的特性方程，并进行变换，使之形式与JK触发器的特性方程一致：与JK触发器的特性方程比较，得：电路图JK触发器→T触发器在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当T＝0时能保持状态不变，T＝1时一定翻转的电路，都称为T触发器。特性表逻辑符号T触发器特性方程：与JK触发器的特性方程比较，得：电路图状态图时序图JK触发器→T＇触发器在数字电路中，凡每来一个时钟脉冲就翻转一次的电路，都称为T＇触发器。特性表逻辑符号T＇触发器特性方程：与JK触发器的特性方程比较，得：电路图变换T＇触发器的特性方程：状态图时序图2、将D触发器转换为JK、T和T＇触发器D触发器→JK触发器D触发器→T触发器D触发器→T＇触发器