SRAM-DRAM-FIFO的控制器设计

SRAM、SDRAM、FIFO的控制器设计RAM随机存取存储器(RandomAccessMemory)“随机存取”指的是当存储器中的消息被读取或写入时，所需要的时间与这段信息所在的位置无关。相对的，读取或写入顺序访问（SequentialAccess）存储设备中的信息时，其所需要的时间与位置就会有关系（如磁带）RAM可以进一步分为静态随机存取存储器（SRAM）和动态随机存取存储器（DRAM）两大类。SRAM静态随机存存储器

(StaticRandomAccessMemory,SRAM)是随机存取存储器的一种。所谓的“静态”，是指这种存储器只要保持通电，里面储存的数据就可以恒常保持。相对之下，动态随机存储器（DRAM）里面所储存的数据就需要周期性地刷新。然而，当电力供应停止时，其内储存的数据还是会消失，这与在断电后还能储存资料的ROM或快闪存储器仍然是不同的。SRAM结构SRAM基本电路SRAM优点：读写速度快，不需要刷新缺点：面积大SRAM的时间参数tRC:readcycletAA:addresstodatavalidtOHA:dataholdfromaddresschangeSRAM的时间参数tPWE:WEpulsewidthtHZWE:WElowtoHIGH-ZtSD:datasetup-uptowriteendSRAM典型应用小波变换/逆变换SPIHT编码/解码DRAM动态随机存取存储器（DynamicRandomAccessMemory，DRAM）是一种半导体存储器，主要的作用原理是利用电容内储存电荷的多少来代表一个二进制位（bit）是1还是0。由于在现实中电容会有漏电的现象，导致电位差不足而使记忆消失，因此除非电容经常周期性地充电，否则无法确保记忆长存。由于这种需要定时刷新的特性，因此被称为“动态”存储器。相对来说，“静态”存储器（SRAM）只要存入数据后，纵使不刷新也不会遗失记忆。与SRAM相比，DRAM的优势在于结构简单——每一个位的数据都只需一个电容跟一个晶体管来处理，相比之下在SRAM上一个位通常需要六个晶体管。正因这缘故，DRAM拥有非常高的密度，单位体积的容量较高因此成本较低。但相反的，DRAM也有访问速度较慢，耗电量较大的缺点。DRAMSDRAM（single-rate）DDR（double-rate）SDRAM结构接口信号CLK：时钟DATA：数据位，IO类型ADDR：13位，行列地址复用。CKE：时钟使能CE：片选WE：写使能CAS：列地址RAS：行地址DQM：Mask信号，用于屏蔽读写中的某个数据。SDRAM结构SDRAM基本电路利用电容的电量来判断逻辑‘1’和逻辑‘0’。SDRAM基本电路从SDRAM基本电路可知，对其数据的读取是具有破坏性的，所以每次读都要进行数据的回写（预充电），而由于电容上的电荷会泄露，因此必须定时地给电容补充电荷（刷新）。SDRAM的操作INITIALIZATION（初始化）LOADMODEREGISTER（载入设置）ACTIVE（激活Bank和行）READ/WRITE（读/写）PRECHARGE（预充电/关闭bank和行）REFRESH(刷新)初始化

INITIALIZATION上电后100us/200us期间不允许操作。初始化的操作顺序：1. NOP2. PRECHARGE3. AUTOREFRESH*24. LOADMODEREGISTER载入设置

LOADMODEREGISTER需要设置的内容有：突发长度：1，2，4，8，full突发类型：sequential；interleaved读延迟(CASlatency)：2；3（与器件型号和频率有关）写模式（长度）：

1. ProgrammedBurstLength；

2. SingleLocationAccess（写）行激活

ACTIVE用于激活某一个bank某一行，只有激活之后，才可以对该行进行读写操作。给出激活命令时，同时给出Bank地址和Row地址。列读/写

READ/WRITE读和写是对某一行的操作。在读或写操作前已经Active(给出过行地址)，所以读写时只需要给出列地址读（burst长度为4）tAC与CASLatency读（burst长度为4）行预充电

PRECHARGE用于关闭某个bank的某一行，对应于Active命令。在对其他行操作之前，必须先关闭当前行，即对当前行Precharge。给出命令的同时给出bank地址、行地址Precharge的实际意义：对该行进行数据的回写，弥补在对该行进行选通和操作的过程中损失掉的电荷。行预充电

PRECHARGE刷新

REFRESH原因：由于电荷泄露和读操作时对电荷的影响（每次读都要影响一行）。刷新要求：64ms内刷新8192次，集中刷新或间断刷新。每次刷新只刷新一行，不需给出行地址，由SDRAM内容的刷新计数器控制。Self-refresh：关闭除CKE外的所有端口，降低功耗。SDRAM控制器面向用户部分接口输入：Clk;resetn;Data_in[7:0];Addr_in[28:0];sdram_command[2:0];输出：Dout_out[7:0]Dout_v_out面向SDRAM接口SDRAM控制器SDRAM典型应用前端缓存地检设备需求特点：容量大，对读写的速度和效率要求不高。SRAM、SDRAM在FPGA设计中的作用：前端或后端缓存，为数据的处理和数据的输出做准备举例：CE3图像压缩系统中的输入缓存和输出缓存FIFO（FirstInFirstOut）结构：FIFO控制器+RAM分类：同步FIFO/异步FIFOFIFO使用上的选择：自己写的FIFO控制器+FPGA内部的DualRAM（占用逻辑资源较少）FPGA厂商的FIFO

IP（可靠，但占用逻辑资源较多）FPGA片外FIFO（节省FPGA资源）同步FIFOSynchronousFIFO：写和读使用的时钟为同一个时钟。核心：计数器。设计思路：1.设置一个计数器。计算从FIFO中写入、读出的数据的数量，并用它来表征FIFO的状态。2. 设置写指针和读指针，分别连接双端口RAM的两个addr端口。写指针和读指针总是指向下一个要操作的地址空间。同步FIFO计数器的状态：计数器增加：写（未满）、不读；计数器减少：读（未空）、不写；计数器不变：又读又写/不读不写，满写空读。FIFO的状态：空：不写&&(计数器为1且读||计数器为0)满：不读&&(计数器为max-1且写||计数器为max)异步FIFOAsynchronousFIFO：读和写使用两个不同的时钟。用途：异步时钟域的穿越。设计思想：因为有两个时钟域，所以不能直接用计数器来表示FIFO的状态，解决办法是比较读写指针。异步FIFO比较指针的问题：最开始时，FIFO是空的，读写指针都指向0地址空间。然后不读，一直写，知道写满，由于读写指针始终指的是即将操作的地址单元，所以FIFO满的时候，写指针又指向了0。即：读写指针相等的时候，FIFO或者满或者空，但是，到底是哪一个？异步FIFO一种方法是：为指针多添加一个冗余的bit位来区别这两种情况，当wr_pointer或者rd_pointer超过了FIFO的最大地址空间时，将冗余位（MSB）翻转。如果两个指针的冗余位相同，那么证明它们访问了同样数目的地址空间（FIFO空），如果不同，则表