《电路与电子技术》课件 10 时序逻辑电路

第10章时序逻辑电路§10.1

触发器§10.2

时序逻辑电路概述§10.3

计数器§10.4

寄存器§10.7

集成555定时器及其应用§10.6

同步时序电路的设计

在复杂的数字电路当中，要连续进行各种复杂的运算和控制，就必须将曾经输入过的信号以及运算的结果暂时保存起来，以便与新的输入信号进一步运算，来共同确定电路新的输出状态。触发器

这样就要求电路中必须包含具有记忆功能的电路单元。10.1触发器（1）具有两个稳定状态：0态和1态触发器具有两个互补输出端：Q与定义：当时,为“1”态;当时,为“0”态。（2）在输入有效信号作用下，触发器可以置“1”态或“0”态。（3）当输入有效信号消失时，仍然能够保持新的状态。触发器的特点双稳态触发器记忆功能触发器是构成时序逻辑电路必不可少的基本部件。触发器输入输出关系的描述方法功能表、特性方程、状态图、时序图：现态，表示电路原来的状态：次态，表示在输入的作用后电路进入的新状态触发器输入变量的集合现态与次态指时间上的先后次序特性方程：触发器具有“记忆”功能触发器的分类TTL触发器CMOS触发器分类逻辑功能电路结构内部构成元件主从触发器同步触发器边沿触发器基本触发器RS触发器JK触发器D触发器T触发器T’触发器结构基本RS触发器可由两个“与非”门联接而成。逻辑符号QQ&GB&GAQQ逻辑图低电平有效直接复位端输出端符号存在反馈直接置位端10.1.3基本RS触发器功能分析&GB&GAQQ(1)若01110置“1”(2)若01110置“0”(3)若11若1010则若0101则保持(4)若不允许00110

00╳001╳010001101001101111001111约束条件：×0×00

1

11000111100

1卡诺图表达式真值表特性方程功能说明01

1置“1”100置“0”功能表00

不允许11保持QQ直接置位端直接复位端时序图置0保持置1保持置0保持置1不允许不定置0&GB&GAQQ010111当输入同时由0变为1时，输出=？若GA

动作快，则Q先从1变0，0Q=10若GB动作快，则

先从1变0，

数字系统往往是由多个触发器所组成，这时常常需要各个触发器按照一定的节拍同步动作，因此必须给电路加上一个统一的控制信号。这个统一的控制信号叫做时钟脉冲，简称CP。同步触发器的概念

同步触发器又称钟控触发器，即时钟控制的电平触发器。CP

由基本RS触发器及导引“与非”门部分联接而成。逻辑图&G2&G1QQ&G4&G3SRCP逻辑符号QQSRCP同步RS触发器结构基本RS触发器时钟高电平有效不变工作原理&G2&G1QQ&G4&G3SRCP当时钟脉冲CP=0时，011触发器的输出状态不变触发器的状态才由R、S的状态决定当时钟脉冲CP=1时，1基本RS触发器特性方程时钟条件：CP=1约束条件：SR=0QQSRCPSR功能00保持010置“0”101置“1”11X不允许功能表（CP＝1）高电平有效CPSRQ时序图SR功能00保持010置“0”101置“1”11X不允许功能表（CP＝1）假设触发器的初始状态为“0”Q保持保持置1保持置0保持不允许保持00保持100111&G2&G1QQ&G4&G3SRCP01置0带异步输入端的RS触发器&GB&GAQQ&GD&GCSRCP异步输入端同步输入端异步输入端的作用不受时钟控制，用于设置触发器的初始状态若置“1”

若置“0”作用在正常工作时，异步端应接什么电平？符号QQSRCPRdSd“0”“1”“1”“1”“0”低电平有效D锁存器维持-阻塞D触发器10.1.4D触发器RS触发器的缺点：输入信号存在约束条件RS=0如何消除输入信号的约束条件呢？&GB&GAQQ&GD&GCSRCP1GEDCP符号QDCP（1）电路结构D锁存器D锁存器（2）逻辑功能当CP=0时,当CP=1时,S=D,R=D“0”“1”“1”输出保持不变“1”特性方程功能0101置“0”置“1”D功能描述输入输出&GB&GAQQ&GD&GCSRCP1GEDCP（3）D锁存器的“空翻”现象空翻QCPD假设触发器的初始状态为“0”，画出在图示输入下的输出波形。QDCP“0”在CP=1期间，输出变化多于一次的现象，称为“空翻”。如何保证不出现“空翻”？在CP=1期间，输入信号保持不变。边沿触发器概念为了提高触发器的可靠性，增加抗干扰能力，希望触发器的次态仅取决于CP信号上升沿或者下降沿到达时刻输入信号的值。为此，研制了边沿型触发器。维持-阻塞正边沿D触发器利用CMOS传输门的主从型D触发器维持-阻塞D触发器D＆G1＆G2●QSR＆G3＆G4＆G5＆G6●●CP●●●特性方程DCP^Q逻辑符号0101置“0”置“1”D功能描述输入输出功能表由钟控RS触发器与利用反馈构成的维持－阻塞电路组成CPDQ例1：假设D触发器的初始状态为“0”，画出触发器的输出波形。特性方程：DCP^Q例2：解：触发器次态方程为DCP^Q带异步输入端的D触发器异步置位异步复位同步工作直接复位端直接置位端结构从触发器QQCPR2S2主触发器Q1Q1CPR1S11QQJKCPQQCPKJ由两个钟控RS触发器构成(分别称为主触发器和从触发器)；两个触发器的CP互补结构特点：符号主从型JK触发器当CP=1时：工作原理主触发器CP＝1，从触发器CP＝0，主触发器工作，接收JK信号主触发器CP＝0，从触发器CP＝1，从触发器工作，接收主触发器的状态当CP从“1”下跳为“0”时：从触发器状态不变主触发器状态不变，关闭1001从触发器QQCPR2S2主触发器Q1Q1CPR1S11QQJKCP结论：触发器输出状态只在CP下降沿发生变化JK触发器的工作特点：主从JK的工作分为两个节拍：CP=1时：主触发器接受信号按RS触发器更新，输出保持CP↓时：主触发器保持，输出更新主从JK的功能分析如下：保持置0置1翻转功能00011011J

K01保持置“0”置“1”翻转功能表特性方程真值表JKQnQn+1000000110100011010011011110111100010101100011110JK0

1表达式时钟条件？CP↓JKQCP时序图假设触发器的初始状态为“0”╳╳初态保持╳╳置“1”╳╳置“0”╳╳翻转╳╳置“0”Q1╳╳╳╳╳╳╳╳╳╳主从触发器存在“一次变化”现象：╳╳╳╳╳╳Q一次变化：主触发器在CP=1期间只能翻转一次。在CP=1期间，JK信号保持不变时，可根据下降沿时的JK信号直接画出从触发器的输出波形；在CP=1期间，JK信号发生变化时，需考虑主从触发器的“一次变化”现象在分析主从型JK触发器构成的电路时要注意：主从JK触发器的一次变化现象说明触发器在CP=1期间对J、K的变化是敏感的。

主从JK触发器在CP=1期间无法抗干扰，为克服这一缺点，又出现了边沿JK触发器。边沿型JK触发器边沿型JK触发器利用触发器内部逻辑门的传输延时来实现边沿触发的。结构与原理边沿JK触发器结构图≥1＆G3

＆

G4≥1＆

G5

＆

G6＆

G1＆

G2●●●●●●●●●J

CP

KSR●●●●基本RS触发器功能00011011JK01保持置“0”置“1”翻转功能表特性方程：QQCPKJ逻辑符号CP下降沿触发的边沿JK触发器输入波形如图所示，画出输出端Q的波形。例1：╳╳╳╳╳╳╳╳╳╳初态置“1”置“0”翻转置“1”置“0”

例2：已知电路及输入端A、B，时钟CP的波形如图所示，试画出输出端Q的波形，图中JK触发器为边沿型触发器，初始状态为0。=1&解：J、K取CP跳变前状态！QQCPKJT触发器CP↓01保持翻转T功能描述输入输出特性方程：功能表T触发器QQCPT逻辑符号QQCPKJT´触发器CP↓特性方程：T′触发器的分频作用T′触发器二分频电路！触发器的功能小结名称功能说明特性方程RSDJKTT’置“1”，置“0”，保持置“1”,置“0”,保持,计数置“1”，置“0”保持,计数计数令T=1,即为T’触发器约束条件：触发方式电平触发QQCPQQCPCP=1触发CP=0触发边沿触发CP↑触发CP↓触发QQCPQQCP转换的基本思路：在已知触发器的基础上，利用转换逻辑电路实现待求触发器功能。输入输出待求触发器核心问题：求出转换电路的输出与输入之间的逻辑关系。转换逻辑电路

给定触发器触发器功能转换：不同功能触发器的相互转换公式法：DRSSR转换逻辑电路求转换电路即求：CPD由触发器特性方程：D：RS：比较两个特性方程把给定和待求的触发器的特性方程都写出，进行比较，求出转换逻辑电路。例：CPD&SR1≥1●

DJK例：？由触发器特性方程：D：JK：DT？DT’？D：T：D：T’：CPDT=1●CPD●DJK例：？由触发器特性方程：D：JK：令：CPJK1D转换逻辑电路CPD●●JK

数字电路的分类组合逻辑电路：时序逻辑电路：任何时刻电路的输出仅取决于该时刻的输入任何时刻电路的输出不仅与该时刻的输入有关，还与电路原来的状态有关。具有“记忆”功能无“记忆”功能10.2时序逻辑电路概述特点

时序逻辑电路结构框图

在时序电路中任一时刻的输出，不仅取决于当前的输入，还取决于电路原先的状态。外加输入信号时序电路输出触发器组的驱动信号触发器组状态输出组合逻辑电路存储电路触发器时序逻辑电路的分类按逻辑功能可分为：

按结构特点可分为：计数器寄存器顺序脉冲发生器同步时序逻辑电路：异步时序逻辑电路：---电路中所有触发器具有相同时钟---电路中触发器具有不同时钟时序逻辑电路功能的描述方法1.逻辑方程式：输出方程：驱动方程：状态方程：三大方程2.状态转换表3.状态转换图4.时序图三大图表三大图表与三大方程可以相互转换计数器的概念功能：应用：记忆输入时钟脉冲的个数。是任何数字仪表乃至数字系统中不可缺少的组成部分。计数器的进制

N个触发器构成的计数器，其计数长度最大为多少？

计数器所能够记忆的输入脉冲的数目。又称计数长度、计数容量或计数器的模。2N计数器的组成N个触发器若干门电路10.3.1同步计数器的分析计数器的分类按进制分：控制电路任意进制按计数过程是递增、递减或双向分：按触发器的动作特点分：二进制加法计数器

同步计数器十进制减法计数器可逆计数器异步计数器任意进制计数器分析的一般步骤根据电路结构，写出时钟方程、驱动方程、

状态方程与输出方程；

列出状态转换表，画出状态转换图；必要时画出时序图；综合上述分析，得出计数器功能。写方程画图表得结论例1：分析图示计数器的逻辑功能。“1”&FCP解：(1)写方程时钟方程：同步计数器驱动方程：状态方程：输出方程：（2）列出状态转换表：状态方程：输出方程：0000001101011101100110画状态图有效状态无效状态000001010011100101111110/0/0/0/0/0/1/0/1有效循环

(3)结论：该电路为具有自启动能力的同步六进制加法计数器。1001000145101010001000011101000231010101能自启动时序图：000100010110001101000100进位输出1234567计数器分析的一般步骤根据电路结构，写出时钟方程、驱动方程、

状态方程与输出方程；

列出状态转换表，画出状态转换图及时序图；综合上述分析，得出计数器功能。在分析异步计数器时，重点要注意各级触发器的时钟信号，以确定其状态转换时刻。10.3.2异步计数器的分析例：分析图示计数器的逻辑功能解：(1)写方程时钟方程：异步计数器驱动方程：状态方程：00000010010001111000101101102011130110110010100000004（2）列出状态转换表：状态方程：画状态图000001010011100101111110

结论：由分析可知，该电路为具有自启动能力的异步五进制加法计数器。时序图：1234567000100010110001000010100000001010011100常用TTL集成计数器10.3.3中规模集成计数器

74LS1600×××清零01××

置数11

1计数1110×保持×011芯片功能×××↑↑保持同步十进制加法计数器74LS160逻辑符号功能表异步清零同步置数使能端清零端预置数控制端预置数据输入端时钟脉冲输入端触发器组状态输出端0000001101000001001001010110011110001001

1

“1”0100074LS1601例1：试分析图示计数器的计数长度。分析：若不考虑红线联接电路0000001101000001001001010110011110001001计数器为10进制，其状态图为：1100001010100110010010000000111000010000结论：计数长度为9

10100074LS160

1

123456789同步置数0000001101000001001001010110011110001001工作循环

74LS1610×××清零01××

置数11

1计数1110×保持×011芯片功能×××↑↑保持同步十六进制加法计数器74LS161逻辑符号功能表异步清零同步置数0000000100100011011001110100010110001001101010111100110111101111同步四位二进制可逆计数器74LS19374LS1931×××××××000000××d3d2d1d0d3d2d1d001↑1××××二进制加法计数011↑××××二进制减法计数0111××××保持功能表逻辑符号异步清零端异步置数端例2：试分析图示计数器的计数长度。

1“1”01000解：若不考虑红线联接电路，计数器为16进制，其状态图为：74LS193

0

0000000100100011011001110100010110001001101010111100110111101111“1”0100074LS193“0”11000010101001100100100000001110000100001000123456789结论：计数长度为8001000110000000101000101011001111000过渡状态异步置数过渡状态工作循环异步计数器74LS90&&结构特点由两个独立的计数器组成构成二进制计数器构成五进制计数器逻辑符号÷2÷5功能异步预置数功能&&置“0”置“9”01110000000功能异步预置数功能&&置“0”置“9”1000001001由输入时钟，、、输出为5进制计数

由输入时钟，输出为2进制计数÷2÷5计数功能1000001010011100高位计数功能2÷2÷5

由输入时钟，接，、、、形成8421码十进制计数。0000010010010001001000110101011001111000状态转换图000001010011100高位

由输入时钟，接，、、、形成5421码十进制计数器。÷2÷50000010011000001001000111000100110101011计数功能3状态转换图000001010011100高位综上所述，得74LS90功能表110×××000011×0××00000×11××1001×011××1001×0×0↓0二进制计数×00×0↓五进制计数0××0

8421码十进制0×0×

↓5421码十进制↓异步置0异步置9例1：试分析图示计数器的计数长度。74LS90解：12345678910异步置零尖脉冲过渡状态结论：计数长度为9若不考虑两根红线，为8421码十进制计数器。不考虑蓝线，其状态转换图为：0000010010010001001000110101011001111000工作循环1001000000010000中规模集成计数器二进制十进制任意进制计数器控制电路设计方法反馈置数法反馈复位法基本设计思想本讲只讨论M<N的情况M：要实现的计数器计数长度N：集成计数器的最大计数长度10.3.4任意进制计数器的设计反馈复位法基本思路利用计数器复位功能使计数从“清零”状态开始，当计数长度达到M时，利用控制电路使复位控制有效，计数器“清零”又开始新一轮计数。S0S1SiSi+1SM-1SN-1同步清零异步清零S0S1SiSi+1SMSN-1过渡状态SM-174LS1610×××清零01××

置数111计数11101保持×011芯片功能×××↑↑保持异步清零例1：利用计数器74LS161的清零功能实现模7计数。“1”“1”“1”“1”&将计数器连接成十六进制计数器0000000100100011011001110100010110001001101010111100110111101111反馈置数法基本思路利用计数器预置功能使计数从某一预置值开始，当计数长度达到M时，利用控制电路使预置控制有效，计数器接受预置值又开始新一轮计数。S0S1SiSi+1Si+M-1SN-1同步预置异步预置S0S1SiSi+1Si+MSN-1过渡状态Si+M-174LS1610×××清零01××

置数111计数11101保持×011芯片功能×××↑↑保持同步置数例2：利用计数器74LS161的置数功能实现模7计数。将计数器连接成十六进制计数器0000000100100011011001110100010110001001101010111100110111101111“1”“1”“1”“1”&0000例3：用74LS90构成

5421码

六进制计数器。110×××000011×0××00000×11××1001×011××1001×0×0↓0二进制计数×00×0↓五进制计数0××0

8421码十进制0×0×

↓5421码十进制↓74LS905421码计数：

00000QAQDQCQB

00011

00102

00113

01004

10005

10016

10107

10118

11009

00

000

十进制数至此结束在此状态下清零异步清零，此状态出现时间极短，不能计入计数循环。方法：令R0(1)=QA

R0(2)=QB最高位74LS90CP例利用74LS90构成8421码六进制计数器。方法：令R0(1)=QB

R0(2)=QCQDQCQBQA0000000011001020011301004010150110

0000十进制数74LS90CP最高位74LS90CP讨论：下述接法行不行?注意：输出端不可相互短路！！74LS90CP必须将多片计数器级联，才能实现M进制计数器。方法一：先将n片计数器级联成Nn进制计数器(同步），

再采用整体清零或整体置数的方法实现M进制。M>N(N为集成计数器的计数长度）方法二：将M分解为M=M1×M2×…×Mn，其中Mi均不大于N,用n片计数器分别组成M1、M2、…、Mn进制的计数器，然后再将它们级联构成M进制计数器(异步）。例如：2片160级联可实现10*10=100进制计数器；3片160级联可实现10*10*10=1000进制计数器。例如：用2片160实现24进制：24=3*8或者24=4*6能不能分解为：24=2*12？不可以例：用两片集成计数器74LS160实现60进制计数器。方案一：采用同步工作方式，先级联成100进制计数器，再利用整体置数法或整体复位法构成60进制计数器。问题1：如何级联成100进制计数器？74LS160（低）74LS160（高）“1”CP“1”“1”“1”“1”同步10010000CTT(高)=CTP(高)=C(低)状态C（低）000…………091100…………191200……991同步置数端异步复位端进位输出端74LS160（低）74LS160（高）“1”CP“1”“1”“1”“1”&······问题2：若采用整体置数法，初始状态为00，则在什么状态下预置数控制端有效，实现整体置数？设预置数为00，因为160为同步置数，所以计数到59时预置数控制端有效.01011001160为异步清零，所以计数到60时复位.74LS160(低)74LS160(高)“1”CP“1”“1”“1”“1”&问题3：若采用整体复位法，则在什么状态下复位控制端有效，实现整体清零？01100000方案二：两片采用异步工作方式。

低位片为10进制计数器，高位片为6进制计数器。问题1：高位片的6进制如何实现？

答案：可采用复位法或者预置数法74LS160(高)“1”&复位法“1”“1”CP计数到0110时复位控制信号有效预置数法设预置数D3D2D1D0=0000，计数到0101时预置数控制信号有效74LS160(高)“1”&“1”“1”CP···答案：当低位计满10个脉冲,高位才计1个脉冲问题2：如何解决片间进位问题？CP（高）=C（低）1001000000…0910…60过渡状态74LS160(低)74LS160(高)“1”CP“1”“1”“1”&“1”“1”1六进制异步功能---暂时存放二进制数据或代码结构---由触发器和逻辑门构成

一个触发器只能存放一位二进制数，存放N位二进制数的寄存器需由N个触发器构成。分类数码寄存器移位寄存器

---存储二进制数码

---在存储的同时，可对数码进行

移位操作。左移右移双向10.4寄存器4位数码寄存器74LS175RDQQRDQQRDQQRDQQCPD0D1D2D3RDQ1Q0Q0Q1Q2Q3Q2Q3D3D2D1D0:并行数码输入端Q3Q2Q1Q0:并行数码输出端0×××××00001↑

移位寄存器的工作原理以图示四位右移移位寄存器为例串行数据输入端串行数据输出端并行数据输出端清零端(1)写出逻辑方程时钟方程：驱动方程：状态方程：(2)列出状态转换表01

000010

100021

010031

101040

110150

011060

001170

0001

1000

0100

1010

1101

0110

0011

0001

0000并行输出80

0000串行输出设

串行输入数据

SR=1011，

触发器初始状态为0000四位通用型集成移位寄存器74LS194逻辑符号74LS194功能表74LS1940×××异步清零001×保持↑右移11↑左移↑110并行置数保持清除方式时钟功能（操作)011011××移位脉冲输入异步清零右移串行数码输入左移串行数码输入并行数码输入并行数码输出工作方式控制0001100001000010自循环移位寄存器优点：具有输出端轮流为1的特点，可直接利用其输出作为节拍信号而无需任何译码电路。缺点:(1)状态利用率低；

有效循环无法自启动环形计数器000011110101101000111001110001100111101111011110设初始状态：(2)不能自启动&能够自启动的环形计数器状态转换图0001100001000010000000111011011011001110011111111001101011010101扭环形计数器00000001001101111111100011001110其状态转换图为：特点译码逻辑简单且无译码噪声状态利用率比环形计数器高一倍状态改变时仅有一个触发器翻转用双向移位寄存器74LS194组成节日彩灯控制电路Q0Q1Q2Q3DSRD0D1D2D3DSL

CRMBMACP74LS194+5V+5VMB=0,MA=1右移控制Q0Q1Q2Q3DSRD0D1D2D3DSL

CRMBMACP74LS194+5V1CP1秒Q=0时LED亮清0按键1k

二极管发光LED设计要求：由电路功能得电路结构=触发器+集成门电路=集成计数器、移位寄存器等+组合逻辑电路电路构成：由小规模集成单元构成由中规模集成单元构成10.5同步时序逻辑电路的设计同步时序逻辑电路的设计流程：功能要求状态图或状态表状态分配电路方程逻辑图根据电路的设计要求进行逻辑抽象，得出电路的状态图或状态表。所得状态图要全面、正确反映电路的时序逻辑关系；对状态图进行合理的逻辑化简，并为不同状态分配代码，得出用代码表示的电路状态转换图；根据状态转换图确定触发器个数，并得出电路次态及输出卡诺图，根据所用触发器类型确定驱动方程和输出方程；根据电路方程画出逻辑图。例1：试用D触发器设计一个六进制计数器，计数器

按如图所示格雷码方式计数。000001011111110100/0/0/0/0/0/1解：（1）确定触发器个数由状态图可得触发器次态及计数器输出卡诺图0001111001001/0011/0111/0×××/×000/1110/0100/0×××/×由于计数长度为6，而6<23,所以共需3个触发器。（2）求电路方程—状态方程、驱动方程、输出方程方法将次态/输出卡诺图分解为单变量卡诺图，得状态方程与输出方程。0001111001001/0011/0111/0×××/×000/1110/0100/0×××/×0000011110011×0×11Q2n+1Q1n+10001111001011×0×10Q0n+10001111001111×0×00输出C0001111001000×1×00（3）检查能否自启动0000011110011×0×11Q2n+1Q1n+10001111001011×0×10Q0n+10001111001111×0×00101010000001011111110100010101存在“死循环”，不能自启动！0000011110011×0×110修改设计Q2n+10（5）画电路结构&&1（4）求驱动方程方法：将触发器特性方程与所求状态方程对比，得驱动方程。对于D触发器，Qn+1=D，得驱动方程为：若要求用JK触发器实现，如何求驱动方程？输出方程：求驱动方程方法1：代数法由JK触发器的特性方程：同理同理求驱动方程方法2：图形法在求状态方程时，按触发器特性方程的形式圈卡诺图0000011110011×0×11Q2n+1Q1n+10001111001011×0×10Q0n+10001111001111×0×00检查能否自启动：000001011111110100010101存在“死循环”，不能自启动！修改后Q2的状态方程为：其驱动方程为：10100000011110011×0×11Q2n+1Q1n+10001111001011×0×10Q0n+10001111001111×0×00010（3）画电路结构由驱动方程与输出方程，得电路结构。驱动方程：输出方程：&同步时序电路设计的一般步骤（1）由设计要求，得状态图（2）给状态图中的状态编码，求出用代码表示的

状态转换图（3）确定触发器个数，求出触发器次态与电路

输出的卡诺图（4）根据触发器类型，求出状态方程及输出方程（5）检查电路能否自启动，修改无效循环实现自启动（6）求驱动方程和输出方程画出电路结构图10.7