数电组合逻辑电路练习题

数字电子技术自测练习第3章组合逻辑电路

单项选择题

填空题1数字电子技术第3章组合逻辑电路单项选择题1、组合逻辑电路在结构上

()。

由门构成且无反馈

A√由门构成可以有反馈

B×含有记忆元件

C×以上均正确

D×分析提示

根据组合逻辑电路任一时刻的输出信号，仅取决于该时刻的输入信号，而与输入信号作用前电路所处的状态无关的功能特点，在结构上仅由门构成且没有反馈。

2数字电子技术第3章组合逻辑电路单项选择题2、下列对组合逻辑电路特点的叙述中，错误的是

()。

×

A电路中不存在输出端到输入端的反馈通路√B电路主要由各种门组合而成，还包含存储信息的记忆元件×

C电路的输入状态确定后，输出状态便唯一地确定下来×

D电路的输出状态不影响输入状态，电路的历史状态不影响输出状态分析提示

组合逻辑电路在结构上，仅由门构成，没有反馈，没有存储元件。

因而在逻辑功能上，当时的输入信号决定着当时的输出信号。

3数字电子技术第3章组合逻辑电路单项选择题3、下列器件中，实现逻辑加法运算的是()。半加器A×全加器

B×加法器

C×或门

D√分析提示

半加器、全加器、加法器等电路，是实现算术加法运算而不是实现逻辑加法运算。或门电路不是实现逻辑加法运算。4数字电子技术第3章组合逻辑电路单项选择题4、可以有多个输入信号同时有效的编码器是()。

二进制编码器

A×

二─十进制编码器

B×

优先编码器

C√

8421BCD码编码器

D×分析提示

二进制编码器、二─十进制编码器（

8421BCD码编码器是二─十进制编码器的一种），其输入量有约束，任一时刻只允许一个输入信号有效，只对有效的一个输入信号进行编码。即限制输入方式保证任一时刻只对一个输入信号进行编码。优先编码器，输入量无约束，允许同一时刻有多个输入信号有效，但只对其中一个优先级别高的输入信号进行编码。即电路能选择一个输入信号进行编码。5数字电子技术第3章组合逻辑电路单项选择题5、3线─8线译码器74LS138，当控制端使其处于不译码状态时，各输出端的状态为()。

全为0状态

A×全为1状态

B√为0为1状态都有

C×以上均不对D×分析提示

74LS138是0输出有效的3线─8线译码器，处于不译码状态时各输出端应无输出，即为全为1状态

。6数字电子技术第3章组合逻辑电路单项选择题6、下列不是3线─8线译码器74LS138输出端状态的是()。

01011100

A√

10111111B×

11111111

C×

11111110

D×分析提示译码工作时，74LS138是0输出有效的3线─8线译码器，每输入一组代码，8个输出端只有1个输出端为0，其他输出端为1；处于不译码状态时各输出端全为1。7数字电子技术第3章组合逻辑电路单项选择题7、n位代码输入的二进制译码器，每输入一组代码时，有输出信号的输出端个数为

()。

1个

A√

2个B×

n个

C×

2n

个

D×分析提示

二进制译码器工作时，将所输入的一组代码翻译成唯一的一个十进制数。因此，每输入一组代码仅1个输出端有输出信号。8数字电子技术第3章组合逻辑电路单项选择题8、0输出有效的

3线─8线译码器74LS138，若使输出

Y3

=0，则输入量A2A1A0

应为

()。

000

A×

110

B×

011

C√

100

D×分析提示

74LS138译码器，处于译码工作状态时，每个输出是以输入

A2、A1、A0为变量构成的最小项再取反，即。若使，则要求，即要求输入量A2A1A0的取值为011。9数字电子技术第3章组合逻辑电路单项选择题9、4位二进制译码器

，其输出端个数为()。4个A×

16个B√

8个

C×

10个D×分析提示二进制译码器，工作时将输入变量的全部取值组合都翻译成十进制数。

4位二进制译码器，有4个输入变量，应译成24=16个十进制数，即有16个输出端。10数字电子技术第3章组合逻辑电路单项选择题10、集成4位二进制数据比较器为最低位芯片时

，级联输入端（扩展端）的接法是()。(a>b)=0,(a=b)=0,(a<b)=0A××(a>b)=1,(a=b)=0,(a<b)=0B√(a>b)=0,(a=b)=1,(a<b)=0

C×(a>b)=Ⅹ,(a=b)=Ⅹ,(a<b)=Ⅹ

D分析提示集成4位二进制数据比较器的输出是由比较输入、级联输入（扩展输入）共同决定的，级联输入是更低位的比较结果（不是数本身）。比较时，高位能确定出大小关系则不看低位，高位相等时由低位决定比较结果。因此，比较器为最低位芯片时级联输入端（扩展端）的接法是：

(a>b)=0,(a=b)=1,(a<b)=0

11数字电子技术第3章组合逻辑电路单项选择题11、4选1数据选择器，地址输入量为A1、A0，数据输入量为D3、D2、

D1、D0,若使输出Y=D2，则应使地址输入A1A0=()。

00

A×

01

B×

10

C√

11

D×分析提示

4选1数据选择器处于工作状态时输出逻辑表达式为：可知，若使，要求。12数字电子技术第3章组合逻辑电路单项选择题12、

如图所示的组合逻辑电路，所实现的逻辑功能为()。与非门A×或非门

B×异或门

C×同或门

D√A≥1≥1≥1≥1BF分析提示

由逻辑图写出逻辑表达式再简化变形：输出、输入为同或逻辑关系。13数字电子技术第3章组合逻辑电路单项选择题13、由3线—8线译码器芯片74LS138构成的电路如图所示，其输出表达式为()。

B

√

A×

C×

D×分析提示

由逻辑图写出逻辑表达式：

14数字电子技术第3章组合逻辑电路单项选择题14、图示为用3线─8线译码器74LS138构成的4路数据分配器，在地址A1、A0的控制下可将数据D分配到F0~F3不同的输出端。当F0

=D时，A1A0应为()。

00

A√

01B×

10

C×

11

D×Y0Y1Y2Y3Y4Y5Y6Y7A2A1A0

S1S2S374LS138F0

F1F2

F3A1A0D

1

分析提示

输出F0的表达式为：若使F0=D，A1A0应为00。15数字电子技术第3章组合逻辑电路单项选择题15、图示为用4位加法器构成的8421BCD码监视器，当输入的代码A3A2A1A0为伪码1010~1111时，其输出F

=()。0

A×

1

B√

ⅩC×

无输出D×A3A2A1A0B3B2B1B074LS283A3A2A1A00110S3S2S1S0COCIF分析提示

A3A2A1A0为伪码1010~1111时，分别和0110进行算术加法运算，使进位输出CO=1,即

F=1。1616、一组合逻辑电路的输出逻辑表达式为

该电路是()。F1

=A

B

C

⊕⊕F2

=AB+AC+BC，

一位半加器

A×一位全加器

B×一位全减器

C√

以上均不对

D×分析提示

列出给定函数的真值表：真值表ABCF1F20000000111010110110110010101001100011111由真值表中变量和函数的取值规律可知，该电路为一位全减器，F1为本位差数、

F2为向高位的借位数。数字电子技术第3章组合逻辑电路单项选择题17

C×

B√数字电子技术第3章组合逻辑电路单项选择题17、由4选1数据选择器构成的电路如图所示，其最简与或表达式为()。×

A

D×A1A0D3D2D1D0Y

F

A

B1

C

1

C

4─1MUX

S分析提示

由逻辑图写出输出逻辑表达式，再进行简化：18数字电子技术第3章组合逻辑电路单项选择题18、用下列器件分别设计组合逻辑电路时，需要进行函数化简的是

()。门电路

A√译码器

B×数据选择器

C×加法器

D×分析提示

用门电路设计组合逻辑电路，所用器件的数量与函数式的繁简程度有关，函数式越简单，所用器件数量越少。用译码器

、数据选择器设计组合逻辑电路，只需将函数是转换成与所用器件的逻辑函数一致的形式。加法器一般只适合于输出和输入相差一个常数的逻辑问题的设计。19数字电子技术第3章组合逻辑电路单项选择题19、某逻辑函数的最简表达式为，在只提供原变量的条件下，按照该表达式实现的电路共需要的门电路为()。F

=AB+AB

3种类型5个A√

3种类型4个B×

2种类型4个

C×

2种类型3个

D×分析提示

实现逻辑非运算及，需用2个非门；共需3种类型、5个门。实现逻辑与运算及，需用2个与门；实现逻辑或运算，需用1个或门。20数字电子技术第3章组合逻辑电路单项选择题20、某逻辑函数的最简表达式为，在只提供原变量的条件下，若用与非门来实现，则共需要双输入端与非门电路的个数为()。F

=AB+AB5个A×

4个B√

3个

C×

2个D×分析提示

将给定逻辑函数式变形：共需4个双输入端与非门。21数字电子技术第3章组合逻辑电路单项选择题21、用异或门实现逻辑函数

当只提供原变量时所用异或门得最少数量为

()。F

=A

B

C

⊕⊕，

1个

A×

2个

B×

3个

C√

4个

D×分析提示

异或门只有2个输入端。将给定逻辑函数式变形：共需3个异或门。22数字电子技术第3章组合逻辑电路单项选择题22、在设计8421BCD码的译码器时，可以做为无关项在设计中加以利用的伪码为0000~1111中16种状态的()。

前6个A×后6个B√前3个和后3个

C×中间6个D×分析提示

8421BCD码的取值范围为0000~1001，是0000~1111中的前10个状态。

因此，0000~1111中的后6个状态为伪码。23数字电子技术第3章组合逻辑电路单项选择题23、4选1数据选择器的地址输入为A1、

A0，数据输入为D0、D1、D2、D3，若用他实现逻辑函数F=A+B，且A、B作地址输入量，则要求数据输入端D0D1D2D3为()。

0111A√0001B×

1111

C×

ⅩⅩⅩⅩD×分析提示

将给定逻辑函数式变换成标准与或式，再变换成和数据选择器表达式一致的形式：可确定出：，，，。24数字电子技术第3章组合逻辑电路单项选择题24、下列中规模组合逻辑器件中，能够将并行数据转换成串行数据的是

()。数据比较器A×加法器

B×译码器

C×数据选择器

D√分析提示

数据选择器具有在地址输入量的控制下，从多个输入数据中选择一个做输出的功能。

当按时序依次选择一个输入数据做输出时，即可实现将并行数据转换成串行数据。25数字电子技术第3章组合逻辑电路单项选择题25、若用4选1数据选择器通过两级选择方式构成16选1数据选择器，所用4选1数据选择器的个数为()。

4个A×

5个B√

8个

C×

16个D×分析提示

16选1数据选择器有16个数据输入端，用4个4选1数据选择器构成有16个数据输入端的第一级，再用1个4选1数据选择器构成对前4个数据选择器的输出进行选择的第二级。共用5个4选1数据选择器。26数字电子技术第3章组合逻辑电路单项选择题26、集成4位二进制数据比较器的比较输入为A3A2A1A0、B3B2B1B0，级联输入端（扩展端）接成

(a>b)=0、(a=b)=1、(a<b)=0，当用于比较2个三位二进制数A2A1A0、B2B1B0的大小、相等关系时，应使比较器的A3、B3为()。

A3=B3=0

A×

A3=B3=1

B×

A3=B3=Ⅹ

C√

A3=Ⅹ，B3=Ⅹ

D×分析提示

级联输入端（扩展端）接成

(a>b)=0、(a=b)=1、(a<b)=0时，比较结果由比较输入端决定，比较方式是：高位相等时由低位决定比较结果。27数字电子技术第3章组合逻辑电路单项选择题27、下列函数中，不存在竞争冒险的是()。

A√

B

×

C×

D×分析提示

无论B、C如何取值，都不出现或。当A=1、B=0

时，0

型冒险。当A=0、C=0

时，0

型冒险。当A=0、B=0

时，0

型冒险。28数字电子技术第3章组合逻辑电路单项选择题28、下列函数中，存在竞争冒险的是()。

A×

B

×

C×

D全部√分析提示

当A=0、C=1时，0

型冒险。当A=0、C=0

时，0

型冒险。当A=1、C=0

时，0

型冒险。29数字电子技术第3章组合逻辑电路单项选择题29、当B=C=1时，函数式存在()。

F

=AB+AC

0型冒险

A√

1型冒险B×0型1型冒险都有

C×无竞争冒险D×分析提示

存在0

型冒险。当B=C=1

时,函数式30数字电子技术第3章组合逻辑电路单项选择题30、中规模集成组合逻辑电路，其不使用输出端的接法是()。

接地

A×

接电源

B×悬空

C√

接高电平

D×分析提示输出端可对外输出高、低电平信号，若将其接地、接电源、接高电平，将会损坏输出端。

因此，不使用的输出端应将其悬空，即什么都不接。31数字电子技术第3章组合逻辑电路填空题1、若一个逻辑电路，其任一时刻的输出信号仅取决于该时刻取值的组合，而与电路以前的无关，则该逻辑电路称为组合逻辑电路。参考答案

输入信号状态分析提示

组合逻辑电路在结构上，仅由门构成，没有反馈，没有存储元件。

因而在逻辑功能上，当时的输入信号决定着当时的输出信号。

32数字电子技术第3章组合逻辑电路填空题2、实现两个一位二进制数相加，产生一位和值及一位进位值，但不考虑低位来的进位的加法器称为；将低位来的进位与两个一位二进制数一起相加，产生一位和值及一位向高位进位的加法器称为。参考答案

半加器全加器分析提示

半加器，仅对加数、被加数两个一位二进制数进行算术加运算，不考虑低位来的进位数；全加器，对加数、被加数及低位来的进位数三个一位二进制数进行算术加运算。33数字电子技术第3章组合逻辑电路填空题3、一个半加器的输入为Ai、Bi，其和输出逻辑表达式Si

=，进位输出逻辑表达式Ci+1

=。参考答案

Si=Ai⊕Bi

Ci+1=AiBi分析提示

Ai

Bi

SiCi+10000011010101101真值表按二进制数逢二进一相加规律列出半加器的真值表：由真值表写出逻辑表达式：34数字电子技术第3章组合逻辑电路填空题4、一个全加器，当输入Ai=1、Bi

=0、Ci=1时，其和输出Si

=，进位输出Ci+1

=。参考答案

0

1

分析提示

三个相加的数进行算术加运算：

1+0+1=10本位的和数为0，向高位的进位数为1。35数字电子技术第3章组合逻辑电路填空题5、优先编码器的输入信号没有约束，可以同时出现多个有效电平，但只对进行编码。参考答案

一个优先级高的输入信号

分析提示优先编码器对所有的输入信号预先设置优先级，当同一时刻有多个输入信号有效时，电路能选择一个优先级别高的输入信号进行编码。36数字电子技术第3章组合逻辑电路填空题6、二进制编码器、二─十进制编码器、优先编码器中，对输入信号没有约束的是。参考答案

优先编码器分析提示任何编码器都是任一时刻只对一个输入信号进行编码。二进制编码器、二─十进制编码器在输入时进行约束限制，只允许一个信号输入。优先编码器由电路进行选择，当同一时刻有多个输入信号有效时，选择一个优先级别高的输入信号进行编码。37数字电子技术第3章组合逻辑电路填空题7、一位数据比较器，若A、B为两个一位数码的表示变量，当A>B

时输出

Y

=1，则输出

Y的表达式为Y

=。参考答案AB

分析提示

ABY000010101110真值表列出真值表：由真值表写出逻辑表达式：38数字电子技术第3章组合逻辑电路填空题A&=1≥1FBC8、如图所示的组合逻辑电路，输出逻辑表达式Y

=。参考答案AB+C

分析提示

由门的运算关系，由输入端到输出端逐级写出逻辑表达式再化简：

39数字电子技术第3章组合逻辑电路填空题A3A2A1A0B3B2B1B074LS283DCBA

S3S2S1S0COCIWXYZ

+5V9、由4位加法器74LS283构成的组合逻辑电路如图所示，逻辑功能是。参考答案

将余3码转换成8421BCD码分析提示

4位加法器74LS283的进位输入CI=0,被加数输入B3B2B1B0=1101,输出关系式：

WXYZ=DCBA+1101是余3码转换成8421BCD码的关系式。40数字电子技术第3章组合逻辑电路填空题10、如图所示的组合逻辑电路，其输出逻辑表达式F(A,B,C)=∑m

()。参考答案

3，5，6，7Y0Y1Y2Y3Y4Y5Y6Y7A2A1A0