24小时计数器与时钟

《数字与逻辑电路基础》课程设计——多功能时钟的设计姓名：学号：学院：任课教师：目录 错误!未定义书签。引言 3摘要 3一、设计方案 4二、设计思路 4三、设计所用元件及方法说明 4四、设计框图 5五、设计电路介绍 6六、用Multisim仿真并进行截图 9七、元器件明细表 10图174LS160芯片2.DCD-HEX数码管介绍DCD-HEX数码管将译码与显示功能合一，从左到右四个引脚为8421BCD码的高位到低位，用来显示0到9。四．设计框图分计时器时计时器秒计时器译码器译码器译码器反馈置数电路秒信号发生器数码管时显示数码管分显示数码管秒显示图2设计框图图1-1设计框图五．设计电路介绍时分秒分别设好进制位数(1).秒针0~59位六十进制，但由于74LS160为异步清零，所以要多一位暂态60(01100000),所以。表1-1两片74LS160接秒针六十进制计时器状态转移表CP脉冲顺序高位片低位片低位片进位00000000001000000010200000010030000001109000010011100001000005901011001160(暂态)011000000(2).同样的分针0~59位六十进制，但由于74LS160为异步清零，所以要多一位暂态60(01100000),所以。表1-2两片74LS160接分针六十进制计时器状态转移表CP脉冲顺序高位片低位片低位片进位00000000001000000010200000010030000001109000010011100001000005901011001160(暂态)011000000(3).同样的时针0~23为二十四进制，但由于74LS160为异步清零，所以要多一位暂态24(00100100),所以。表1-3两片74LS160接时针二十四进制计时器状态转移表CP脉冲顺序高位片低位片低位片进位00000000001000000010200000010030000001109000010011100001000002300100011124(暂态)001001000时分秒反馈进位及电路连接秒针的60进制(01100000)，因为异步清零，74LS160为模十的，所以(元器件上的)计数在初始，接高电平。所以秒针低位，，秒针高位接低位进位，。(2)因为当秒针数值达到59时，分针进一位，所以分针低位(元器件上的)计数控制端接秒针的59(01011001)输出,所以分针,。分针高位,。(3)因为当分针数值达到59时，时针进一位，所以时针低位(元器件上的)计数控制端接分针的59(01011001)和秒针的59输出,所以时针低位,分针高位，异步清零端二十四进制，多一位24(00100100),。因为选用异步清零、同步置数法。所以所有的均连接一起，接在开关上，开接Vcc，闭合接地。因为LD低电平有效，所以当接地时，LD为高电平，不工作，所以所有数值自动清零；反之，计数。(5)所有的信号源CLK均接在函数发生器上，为保证数值频率，接5V，1HZ的方波发生器上。六．用Multisim仿真并进行截图当按下开关键，此时为低，进行置数，再按开关LD便为高电平，此时时钟进行正常运行。当仿真开始是，未按下开关，实现的是计数功能。仿真结果如下：七．元器件明细表序列编号名称型号数量1-加法计数器74LS160