第8章数字电子广东文理学院

第8章存储器及可编程逻辑器件8.1半导体存储器8.2可编程逻辑器件简介8.1半导体存储器下一页前往8.1.1随机存取存储器1.随机存取存储器存储单元上一页下一页前往2.RAM的根本构造和任务原理电路构造：存储矩阵地址译码器读/写控制电路信号线：数据线地址线控制线上一页下一页前往控制信号： 片选信号 有读/写控制信号 8.1.2只读存储器电路构造：存储矩阵地址译码器控制逻辑三态数据缓冲器上一页下一页前往8.2可编程逻辑器件简介8.2.1概述公用集成电路ASIC是一种专门为某一运用领域或为专门用户需求而设计制造的LSI或VLSI电路。可编程逻辑器件(PLD)是ASIC的一个重要分支，厂家消费半定制电路，用户利用软、硬件开发工具对器件进展设计和编程，使之实现所需求的逻辑功能。下一页前往可编程器件按集成度分有低密度PLD(LDPLD)和高密度PLD(HDPLD)两类。LDPLD主要产品有PROM、现场可编程逻辑阵列(FPLA)、可编程阵列逻辑(PAL)和通用阵列逻辑(GAL)等。HDPLD包括可擦除、可编程逻辑器件(EPLD)、复杂可编程逻辑器件(CPLD)和现场可编程门阵列(FPGA)，上一页下一页前往PLD表示法前往根本门的PLD表T法前往8.2可编程逻辑器件简介(1)硬线衔接:硬线衔接是固定衔接，不能用编程加以改动。(2)编程衔接:经过编程实现接通的衔接。(3)编程断开:经过编程以使该处衔接呈断开形状。图8-9中给出了几种根本门在PLD表示法中的表达方式。一个四输入与门在PLD表示法中的表示如图8-9(a)所示，L1=ABCD，通常把A、B、C、D称为输入项，L1称为乘积项(简称积项)。一个四输入或门如图8-9(b)所示，其中L2=A+B+C+D。缓冲器有互补输出，如图8-9(c)所示。上一页下一页前往8.2.2普通可编程逻辑器件1.可编程逻辑阵列(PAL)上一页下一页前往8.2可编程逻辑器件简介2.可编程通用阵列逻辑可编程通用阵列逻辑(GAL)是在PAL根底上开展起来的新一代逻辑器件，它承继了PAL的与或阵列构造，又利用灵敏的输出逻辑宏单元OLMC来加强输出功能。(1)GAL的根本构造图8-11给出了可编程通用阵列逻辑器件GAL16V8内部逻辑构造及相应引脚分布。(2)由图可知，GAL16V8内部逻辑构造由5部分组成①8个输入缓冲器(引脚2~9作为输入)。②8个输出缓冲器(引脚12~19作为输出缓冲器的输出)。上一页下一页前往8.2可编程逻辑器件简介③8个反响/输入缓冲器(将输出反响给与门阵列，或将输出端用作为输入端)。④可编程与门阵列(由8x8个与门构成，构成64个乘积项，每个与门有32个输入，其中16个来自输入缓冲器，另16个来自反响/输入缓冲器)。⑤8个输出逻辑宏单元(OLMC12~19，或门阵列包含其中)。除以上5个组成部分外，该器件还有一个系统时钟CK的输入端(引脚1)、一个输出三态控制端OE(引脚11)、一个电源VCC端(引脚20)和一个接地端(引脚10)。上一页下一页前往8.2可编程逻辑器件简介(3)GAL的每一个输出端都对应有一个输出逻辑宏单元OLMC。OLMC主要由4部分组成:①或门阵列(8输入或门阵列，其中一个输入受控制。②异或门(异或门用于控制输出信号极性，XOR(n)=0输出低电平有效，XOR(n)=1输出高电平效，n为输出引脚号)③正边沿触发的D触发器(锁存或门输出形状，使GAL适用于时序逻辑电路)。④4个数据选择器(MUX)。数据选择器包括乘积项数据选择器PTMUX、三态数据选择器STMUX、反响数据选择器FMUX和输出数据选择器OMUX。上一页下一页前往8.2可编程逻辑器件简介3.构造控制字GAL16V8的各种配置是经构造控制字来控制的。GAL16V8的构造控制字如图8-12所示，控制字中XOR(n)和AC1(n)里的数字n分别表示对输出引脚号为n的OLMC控制。构造控制字中各位功能如下:①同步位SYN。SYN用以确定GAL器件具有组合逻辑输出功能还是时序逻辑输出功能。SYN=1，具有组合型输出才干;SYN=0,GAL具有存放器型输出才干。②构造控制位ACO。这一位ACO对8个OLMC是公共的，它与各OLMC(n)的各自AC1(n)一同控制OLMC(n)中的各个数据选择器。上一页下一页前往8.2可编程逻辑器件简介③构造控制位AC1。共有8个AC1，每个AC1(n)控制一个OLMC(n)。④极性控制位XOR(n)。8个XQR经过相应OLMC中的异或门实现对各个输出极性的控制。⑤乘积项(PT)制止位。共有64位，分别控制与门阵列的64个乘积项(PT0~PT63)。经过对构造控制字的编程，可以控制GAL的任务方式。4.GAL的任务方式GAL16V8有3种任务方式，即简单型、复杂型和存放器型。在简单型任务方式下，GAL内无反响通路。在复杂型任务方式下，GAL内存在反响通路。在存放器型任务方式下，至少有一个OLMC任务在存放器输出方式。上一页下一页前往8.2可编程逻辑器件简介8.2.3复杂可编程逻辑器件复杂可编程逻辑器件(ComplexProgrammableLogicDevice,CPLD)，是从PAL和GAL器件开展起来的器件，相对而言规模大，构造复杂，属于大规模集成电路范围，是一种用户根据各自需求而自行构造逻辑功能的数字集成电路。其根本设计方法是借助集成开发软件平台，用原理图、硬件描画言语等方法，生成相应的日标文件，经过下载将代码传送到日标芯片中，实现设计的数字系统。它具有编程灵敏、集成度高、设计开发周期短、适用范围广、开发工具先进、设计制造本钱低、对设计者的硬件阅历要求低、规范产品无需测试、严密性强、价钱群众化等特点，可实现较大规模的电路设计，因此被广泛运用于产品的原型设计和产品消费(普通在10000件以下)之中。上一页下一页前往8.2可编程逻辑器件简介几乎一切运用中、小规模通用数字集成电路的场所均可运用CPLD器件。CPLD器件已成为电子产品不可短少的组成部分，它的设计和运用成为电子工程师必备的一种技艺。CPLD主要是由逻辑阵列块(LAB)、可编程I/0单元、可编程连线阵列(PLA)。根本构造如图8-13所示。上一页下一页前往8.2可编程逻辑器件简介8.2.4现场可编程门阵列现场可编程门阵列(Field一Pro}rammahleGateArray,FPGA)是在PAL、GAL、CPLD等可编程器件的根底上进一步开展的产物。它是作为公用集成电路(ASIC)领域中的一种半定制电路而出现的，既处理了定制电路的缺乏，又抑制了原有可编程器件门电路数有限的缺陷。FPGA内部包括可配置逻辑模块(ConfigurableLo惑。Block,CLB),输出输入模块(InputOutputBlock,IOB)和内部连线(Interconnect)3个部分。FPGA的根本特点主要如下。(1)采用FPGA设计ASIC电路，用户不需求投入消费就能得到适宜的芯片。(2)FPGA可做其他全定制或半定制ASIC电路的中试样片。上一页下一页前往8.2可编程逻辑器件简介(3)FPGA内部有丰富的触发器和I/O引脚。(4)FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。(5)FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最正确选择之一。目前FPGA的种类很多，有XILINX公司的XC系列、TI公司的TPC系列、ALTERA公司的FIEX系列等。上一页下一页前往8.2可编程逻辑器件简介FPGA是由存放在片内RAM中的程序来设置其任务形状的，因此，任务时需求对片内的RAM进展编程。用户可以根据不同的配置方式，采用不同的编程方式。加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入任务形状。掉电后，FPGA恢复成自片，内部逻辑关系消逝，因此，FP(}A可以反复运用。FPGA的编程无须公用的FPGA编程器，只需用通用的EPROM,PROM编程器即可。当需求修正FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能因此，FPGA的运用非常灵敏。FPGA有多种配置方式:并行主方式为一片FPGA加一片EPROM的方式;主从方式可以支持一片PROM编程多片FPGA;串行方式可以采用串行PROM编程FPGA;外设方式可以将FPGA作为微处置器的外设，由微处置器对其编程。上一页下一页前往8.2可编程逻辑器件简介8.2.5可编程逻辑器件的开发和运用简介1.PLD的根本设计方法PLD的开发是指利用开发系统的软件和硬件对PLD进展设计和编程的过程。其设计过程如图8-14所示。大体上有以下5个步骤。(1)设计预备。首先应分析设计要求，预估电路方式与规模，从而选择适宜的PLD普通所设计电路需用的I/O端数量和GLB数量不要超越所选芯片所能提供数量的80%。然后根据选定的PLD确定应采用何种设计开发工具。(2)设计输入。设计输入在软件开发工具上进展。对于低密度PLD，可采用像ABEL这样的简单开发软件，可采用逻辑方程输入方式。上一页下一页前往8.2可编程逻辑器件简介对于高密度PLD，可采用逻辑电路图、VHDL言语(即超高速集成电路硬件描画言语)和波形图等输入方式。设计输入时，应尽量调用设计软件中所提供的元件。(3)设计处置。开发软件首先对设计输人的文件进展“语法检查、编译和逻辑优化〞，这一步经过后，将进展“衔接与适配〞，其作用是自动进展规划布线设计。“衔接与适配〞经过后，将产生规范JEDEC文件，并自动生成一个有关设计信息的设计报告。(4)功能仿真。在设计输入和设计处置过程都要进展功能仿真和时序仿真。功能仿真是在设计输入完成以后的逻辑功能检证，又称为前仿真。时序仿真在选择好器件并完成规划、布线之后进展，又称为后仿真或定时仿真。上一页下一页前往8.2可编程逻辑器件简介(5)器件编程。编程即将JEDEC文件下载到器件中，使PLD具有所设计的逻辑功能.普通PLD要用编程器进展下载。也就是把待编程的器件插入编程器的插座内，运用编程器配套的编程软件就可以将JEDEC文件写入PLD芯片。2.运用简介PLD的运用非常广泛，这里经过详细实例简单阐明PLD的实践运用。试用PAL16L8完成74LS三线一八线译码器功能，并添加一个输出使能端OE(低电平有效)。上一页下一页前往8.2可编程逻辑器件简介设计思绪如下:三线一八线译码器有3个输入A、B、C,8个低电平有效的输出Y0~Y7个使能输入端EN1和低电平有效的 ，1个低电平有效的输出使能端OE。当OE=0时，有由表达式可知每个输出都是一个乘积项，就此编程可得一个三态的三线-八线译码器。编程后PAL16LV8内部构造如图8-15所示。?想一想:CPLD和FPGA各有什么特点?上一页前往本章小结半导体存储器是现代数字系统特别是计算机中的重要组成部分，它可分为RAM和ROM两大类，绝大多数属于MOS工艺制成的大规模集成电路。RAM是一种易失性的读写存储器，它存储的数据随电源掉电而消逝。它包含有SRAM和DRAM两种类型，前者用触发器记忆数据，后者靠MOS管栅极电容存储数据。ROM是一种非易失性的存储器，它存储的是固定数据，普通只能被读出。根据写入方式的不同，ROM可分为固定ROM和可编程ROM。后者又可细分为PROM和EPROM等。前往下一页本章小结当前，可编程逻辑器件(PLD)的运用领域越来越广泛，用户可以根据需求自行设计该类器件的逻辑功能。它们具有集成度高、可靠性高、处置速度快和严密型好等特点。PAL和GAL是两种典型的可编程逻辑器件，其电路中心都是与或阵列。但PAL具有更强的功能和灵敏性。CPLD是在GAL基拙上开展起来的复杂可编程逻辑器件，采用先进的EZCMOS工艺，集成度更高，且可以系统编程。FPGA认是基于SRAM的可编程器件，它以功能很强的CLB作为根本逻辑单元，可以实现各种复杂的逻辑功能，同时还兼做RAM运用。前往图8-1存储器的分类前往图8-2三管动态存储单元前往图8-3RAM的构造前往图8-4256x4存储矩阵前往图8-5输人/输出控制电路前往图8-6R