2022年吉首大学张家界学院计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)

2022年吉首大学张家界学院计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、假定编译器将赋值语句“x=x+3；”转换为指令“addxaddr，3”，其中xaddr是x对应的存储单元地址。若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的TLB，且Cache使用直写（WriteTrough）方式，则完成该指令功能需要访问主存的次数至少是（）。A.0B.1C.2D.342、若数据在存储器中采用以低字节地址为字地址的存放方式（小端存储），则十六进制数12345678H按自己地址由小到大依次存为（）。A.12345678B.87654321C.78563412D.341278563、下列关于浮点数加减法运算的叙述中，正确的是（）。I.对阶操作不会引起阶码上溢或下溢Ⅱ.右归和尾数舍入都可能引起阶码上溢Ⅲ.左归时可能引起阶码下溢IV.尾数溢出时结果不一定溢出A.仅Ⅱ、ⅢB.仅I、Ⅱ、ⅢC.仅I、Ⅲ、IⅣD.I、Ⅱ、Ⅲ、Ⅳ4、下列说法正确的是（）。A.当机器采用补码表示时，0有两种编码方式B.当机器采用原码表示时，0有两种编码方式C.当机器采用反码表示时，0有一种编码方式D.无论机器数采用何种码表示，0都有两种编码方式5、串行运算器结构简单，其运算规律是（）。A.由低位到高位先行进行进位运算B.由低位到高位先行进行借位运算C.由低位到高位逐位运算D.由高位到低位逐位运算6、总线宽度与下列（）有关。A.控制线根数B.数据线根数C.地址线根数D.以上都不对7、关于同步控制说法正确的是（）。A.采用握手信号B.由统一时序电路控制的方式C.允许速度差别较大的设备一起接入工作D.B和C8、计算机硬件能够直接执行的是（）。1.机器语言程序IⅡ.汇编语言程序Ⅲ.硬件描述语言程序入A.仅IB.仅I、ⅡC.仅I、ⅢD.I、Ⅱ、Ⅲ9、下列关于计算机操作的单位时间的关系中，正确的是（）。A.时钟周期>指令周期>CPU周期B.指令周期CPU周期>时钟周期C.CPU周期>指令周期>时钟周期D.CPU周期>时钟周期>指令周期10、某计算机系统中，假定硬盘以中断方式与处理器进行数据输入/输出，以16位为传输单位，传输率为50KB/s，每次传输的开销（包括中断）为100个CPU时钟，处理器的主频为50MHz，请问硬盘数据传送时占处理器时间的比例是（）。A.10%B.56.8%C.5%D.50%11、I/O指令实现的数据传送通常发生在（）。A.I/O设备和I/O端口之间B.通用寄存器和I/O设备之间C.I/O端口和I/O端口之间D.通用寄存器和I/O端口之间12、下列说法中，正确的是（）。A.加法指令的执行周期一定要访存B.加法指令的执行周期一定不要访存C.指令的地址码给出存储器地址的加法指令，在执行周期一定要访存D.指令的地址码给出存储器地址的加法指令，在执行周期一定不需要访存13、关于通用寄存器，下列说法正确的是（）。A.可存放指令的寄存器B.可存放程序状态字的寄存器C.本身具有计数逻辑与移位逻辑的寄存器D.可存放运算结果的寄存器14、设指令由取指、分析、执行3个子部件完成，每个子部件的工作周期均为At，采用常规标量流水线处理器。若连续执行l0条指令，则需要的时间为（）。A.8∆tB.10∆tC.12∆tD.14∆t15、下列不属于程序控制指令的是（）。A.无条件转移指令B.条件转移指令C.中断隐指令D.循环指令二、填空题16、主存储器容量通常以KB表示，其中K=______；硬盘容量通常以GB表示，其中G=______17、总线仲裁部件通过采用________策略或________策略，选择其中一个主设备作为总线的下次，接管总线控制权。18、DMA控制器访采用以下三种方法：________、________、________19、多个用户共享主存时，系统应提供_______。通常采用的方法是_______保护和_______保护，并用硬件来实现。20、在计算机术语中，将______和______和在一起称为CPU，而将CPU和______合在一起称为主机。21、直接内存访问（DM）方式中，DM控制器从CPU完全接管对_______的控制，数据交换不经过CPU，而直接在内存和_______之间进行。22、虚拟存储器指的是________层次，它给用户提供了一个比实际________空间大的多________空间。23、存储_______并按_______顺序执行，这是冯·诺依曼型计算机的工作原理。24、闪速存储器能提供高性能、低功耗、高可靠性以及_______能力，因此作为_______用于便携式电脑中。25、流水CPU中的主要问题是_________相关，_________相关和_________相关；为此需要采用相应的技术对策，才能保证流水畅通而不断流。三、名词解释题26、检错码：27、指令模拟：28、中断向量方式：29、按写分配：四、简答题30、何谓CRT的显示分辨率、灰度级？31、（不算CPU中的寄存器级）存储系统一般由哪三级组成？请分别简述各层存储器的作用（存放什么内容）及对速度、容量的要求。32、存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？33、CPU对DMA请求和中断请求的响应时间是否相同？为什么？五、计算题34、设有一个1MB容量的存储器，字长为32位，问：1）若按字节编址，地址寄存器、数据寄存器各为几位？编址范围为多大？2）若按半字编址，地址寄存器、数据寄存器各为几位？编址范围为多大？3）若按字编址，地址寄存器、数据寄存器各为儿位？编址范围为多大？35、假设磁盘存储器转速为3000r/min，分8个扇区，每扇区存储1KB，主存与磁盘存储器数据传送的宽度为16位（即每次传送16位）。假设一条指令最长执行时间为25s。试问：是否可采用一条指令执行结束时响应DMA请求的方案，为什么？若不行，应采用什么方案？36、某计算机的主存地址位数为32位，按字节编址。假定数据Cache中最多存放128个主存块，采用4路组相联方式，块大小为64B，每块设置了l位有效位。采用一次性写回策略，为此每块设置了1位“脏位”。要求：1）分别指出主存地址中标记（Tag）、组号（lndex）和块内地址（Offset）3部分的位置和位数。2）计算该数据Cache的总位数。六、综合题37、采用微程序控制器的某计算机在微程序级采用两级流水线，即取第i+1条微指令与执行第i条微指令同时进行。假设微指令的执行时间需要40ns，试问：1）若控制存储器选用读出时间为30ns的ROM，在这种情况下微周期为多少？并画出微指令执行时序图。2）若控制存储器选用读出时间为50ns的ROM，在这种情况下微周期为多少？并画出微指令执行时序图。38、设浮点数字长32位，其中阶码部分8位（含l位阶符），尾数部分24位（含1位数符），当阶码的基值分别是2和16时：1）说明基值2和16在浮点数中如何表示。2）当阶码和尾数均用补码表示，且尾数采用规格化形式时，给出这两种情况下所能表示的最大正数真值和非零最小正数真值。3）在哪种基值情况下，数的表示范围大？4）两种基值情况下，对阶和规格化操作有何不同？39、图是从实时角度观察到的中断嵌段。试问：这个中断系统可实现几重中断？请分析图中的中断过程。

参考答案一、选择题1、B2、C3、D4、B5、C6、B7、B8、A9、B10、C11、D、12、C13、D14、C15、C二、填空题16、21023017、优先级公平主方18、停止CPU访问周期挪用DMA和CPU交替访内19、存储保护存储区域访问方式20、运算器控制器存储器21、总线I/O设备（或输入输出设备）22、主存--外存主存虚拟地址23、程序地址24、瞬时启动固态盘25、资源数据控制三、名词解释题26、检错码：能够发现某些错误或具有自动纠错能力的数据编码。27、指令模拟：在一种计算机上用软件来解释执行另一种计算机的指令。28、中断向量方式：是指发生中断请求的外围设备通过输入输出总线主动向CPU发出一个识别代码，CPU根据这个代码就可以识别出请求中断的外围设备的中断方式。29、按写分配：cache不命中时的一种更新策略，写操作时把对应的数据块从主存调入cache。四、简答题30、答：分辨率是指显示器所能表示的像素个数。像素越密，分辨率越高，图像越清晰。分辨率取决于显像管荧光粉的粒度、荧光屏的尺寸和CRT电子束的聚焦能力。同时刷新存储器要有与显示像素数相对应的存储空间，用来存储每个像素的信息。灰度级是指黑白显示器中所显示的像素点的亮暗差别，在彩色显示器中则表现为颜色的不同。灰度级越多，图像层次越清楚逼真。31、答：A、主存：存放需要CPU运行的程序和数据，速度较快，容量较大；B、Cache：存放当前访问频繁的内容，即主存某些页的内容复制。速度最快，容量较小；C、外存：存放需联机保存但暂不执行的程序和数据。容量很大而速度较慢。32、答：存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。主存与CACHE之间的信息调度功能全部由硬件自动完成。而主存与辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。33、答：CPU对DMA请求和中断请求的响应时间不相同，因为两种方式的交换速度相差很大，因此CPU必须以更短的时间间隔查询并响应DMA请求（一个存取周期末）。五、计算题34、解析：字长为32位，若按半字编址，则每个存储单元存放16位；若按字编址，则每个存储单元存放32位。1）若按字节编址，1MB=220×8bit，地址寄存器为20位，数据寄存器为8位，编址范围为00000H~FFFFFH。2）若按半字编址，1MB=20×8bit=219×16bit，地址寄存器为19位，数据寄存器为16位，编址范围为00000H~7FFFFH。3）若按字编址，1MB=20×8bit=218×32bit，地址寄存器为18位，数据寄存器为32位，编址范围为00000H~3FFFFH。归纳总结：主存容量确定后，编址单位越大，对应的存储单元数量就越少。因此，随着编址单位的变大，地址寄存器的位数减少，数据寄存器的位数增加。其实这个可以这么来理解，医院需要放置1000个床位，每个房间放的床位多了，需要的房间自然就少了。35、解析：磁盘存储器转速为3000r/min，即50r/s。每转传送的数据为8×1KB=8KB，所以数据传输率为8KB×50r/s=400KB/s.16位数据的传输时间=16位/（400KB/s）=2B/（400KB/s）=5μs。由于5μs远小于25s，因此不能采用一条指令执行结束响应DMA的请求方案。应采用每个CPU机器周期末查询及响应DMA的请求方案。36、解析：主存地址由标记（Tag）、组号（Index）和块内地址（Offset）3部分组成，标记字段在前，组号字段居中，块内地址字段在后。1）因为块大小为64B，所以块内地址字段为6位：因为Cache中有128个主存块，采用4路组相联，Cache分为32组（128/4-32），所以组号字段为5位；标记字段为剩余位，32-5-6=21位。2）数据Cache的总位数应包括标记项的总位数和数据块的位数。每个Cache块对应一个标记项，标记项中应包括标记字段、有效位和“脏位”（仅适用于写回法）。因此，标记项的总位数=128×（21+1+1）=128×23=2944位。又由于数据块位数=128×64×8=65536位，因此数据Cache的总位数=2944+65536=68480位。六、综合题37、解析：在执行本条微指令的同时，预取下一条微指令。因为这两个操作是在两个完全不同的部件中执行的，所以这种重叠是完全可行的。取微指令的时间与执行微指令的时间哪个长，就以它作为微周期1）若控制存储器选用读出时间为30ns的ROM，微指令执行时序图如图a所示。因为取第i+1条微指令与执行第i条微指令同时进行，所以取微指令的读出时间为30ns，而微指令的执行时间需要40ns。这种情况下微周期取最长的时间，即40ns。2）若控制存储器选用读出时间为50ns的ROM，微指令执行时序图如图b所示。这种情况下微周期需取50ns。38、解析：1）基值2和16在浮点数中是隐含表示的，并不出现在浮点数中。2）最大正数，也就是，尾数最大且规格化，阶码最大的数；最小正数，也就是，尾数最小且规格化（t为基值时，尾数的最高log2t位不全为0的数为规格化数），阶码最小的数。当阶码的基值是2时，最大正数：0.111111l：0，11…1，真值是（1-2-23）×2127；最小正数：1，0000000：0，10…0，真