哈理工电子技术数字部分

哈理工电子技术数字部分

教学内容：

0、概述（1）逻辑代数（2）二进制表示法（3）二进制代码

1、基本概念、公式与定理（1）基本与常用逻辑运算（2）公式与定理

2、逻辑函数的化简方法（1）标准式与最简式（2）公式化简法（3）图形化

简法（4）具有约束的函数的化简

3、逻辑函数的表示方法及其相互转换（1）几种表示方法（2）几种表示法

的相互转换

重点难点：

逻辑代数的公式、定理及应用

逻辑函数各类表示方法及其相互转换

逻辑函数的化简（包含具有约束的函数）

教学要求：

掌握逻辑函数四种表示方法，能熟练地相互转换，会根据输入画输出波形；

掌握逻辑函数两种化简方法，正确懂得约束条件，并能在化简中熟练运用。

一、单项选择题

1、数字电路中的工作信号为（）。

（a）随时间连续变化的电信号（b）脉冲信号（c）直流信号

2、F=A吩CD的“与非”逻辑式为（）。

（a）F=~ABCD（b）F=ABCD（c）F=（AB）（CD）

3、图示逻辑电路的逻辑式为（）o

（a）F=AB+AB（b）F=AB+AB（c）F='AB+AB（d）F^AB-AB

4、下列逻辑符号中，能实现产=初+4石逻辑功能的是()。

A_&A_A_=1

FFF

BB___B___

(a)(b)(c)

5、逻辑图与输入46的波形如图所示，分析当输出厂为“0”

的时刻应是()o

6、逻辑式/=,6价/叱C,化简后为()。

(a)F=AB+BC(b)F=AaAB(c)F=AaBC

7、逻辑符号如图所示，表示“与”门的是()。

(c)(d)

8、逻辑图与输入48的波形如图所示，分析在打时刻输出

F为()。

(a)“1”(b)“0”(c)不定

力

B

9、逻辑图与输入43的波形如图所示，分析在打时刻输出

F为(

(a)“1”(b)“0”(c)任意

A

B

10、逻辑符号如图所示，其中表示“非”门的是()0

(c)(d)

二、非客观题

1.一数字信号的波形如图1.1.1所示，试问该波形所代表的二进制数是什么？

12345678

解:

2.将下列十进制数转换为二进制数、八进制数、十六进制数与8421BCD码(要求

转换误差不大于2")：

(1)43(2)127(3)254.25(4)2.718

解：

3.将下列每一二进制数转换为十六进制码:

(1)101001B(2)11.01101B

解：

4.将下列十进制转换为十六进制数：

(1)500D(2)59D(3)0.34D(4)1002.45D

解：

5.将下列十六进制数转换为二进制数:

(1)23F.45H⑵A040.51H

解：

6.将下列十六进制数转换为十进制数：

(1)103.2H(2)A45D.0BCH

解：

7.用逻辑代数证明下列不等式

(a)A+AB^A+B(b)ABC+ABC+ABC=AB+AC

(c)A+ABC+ACD+{^+D)E=A+CD+E

8.用代数法化简下列等式

(a)AB(BC+A)(b)(A+8)(A耳)

(c)ABC(B+C)(d)A+ABC+ABC+CB+CB

(e)AB+AB+AB+AB(f)(A+B)+(A+B)+(AB)-(AB)

(g)(A+B+CKA+B+C)(h)ABC+ABC+ABC+A+BC

(i)AB+(A+B)0)B+ABC+AC+AB

(k)ABCD+ABD+BCD+ABCD+BC(1)AC+ABC+BC+ABC

(m)AB+ABC+A(B+AB)

9.将下列各式转换成与-或者形式

(a)A㊉8㊉C㊉。(b)A+B+C+D+C+D+A+D(c)AC-BD-BC-AB

10.利用与非门实现下列函数

(a)L=AB+AC(b)L=O(A+C)(c)L=(A+B)(C+£>)

11.用卡诺图法化简下列各式

(a)AC+ABC+BC+ABC

(b)ABCD+ABCD+AB+AD+ABC

(c)(AB+BD)C+BD(AC)+D(A+B)

(d)ABCD+D(BCD}+(A+C)BD+A(B+C)

(e)L(A,B,C,D)=£加(3,4,5,6,7,8,9,10,12,13,14,15)

⑴£(A,B,C,D)=£m(0,1,2,5,6,7,8,913,14)

(g)L(A,B,C,D)=^w(0,1,4,6,9,13)+£d(2,357,lU5)

(h)L(A,B,C,£>)=^m(0,13,14,15)+J(l,2,3,9,10,l1)

12.电路如图所示，“1”表示开关闭合，“0”则表示断开；“1”表

示灯尸亮，“0”则表示灯熄。试写出厂的逻辑式。

13.画出F=AB+U+B)C的逻辑图，列出其逻辑状态表。

14.逻辑状态表如下所示,其输入变量为46,C,输出为S,

试写出S的逻辑式。

ABCS

0000

0011

0101

0110

1001

1010

1100

1111

15、逻辑电路如图所示，写出逻辑式，并化简为最简与或者表

达式。

门电路

教学内容：

1、半导体二极管、三极管与MOS管开关特性

（1）理想开关的开关特性（2）半导体二极管开关特性（3）半导体三极管开关特

性（4）M0S管开关特性

2、分立元件门电路（1）二极管与门，或者门（2）三极管非门

3、CMOS门电路（l）CMOS反相器（2）CM0S与非门、或者非门、与门与或者门（3）

COMS与或者非门与异或者门（4）COMS传输门、三态门、漏极开路门

4、TTL集成门电路（1）TTL反相器（2）TTL与非门、或者非门、与门、或

者门、与或者非门与异或者门（3）TTL集电极开路门与三态门

重点难点：

各类TTL门电路符号，功能及其描述方法

教学要求：

1.掌握常见TTL门电路及CMOS门电路符号，结构特点，功能及表示方法

2,熟悉分立元件构成的各类门电路熟悉二极管的钳位作用，熟悉逻辑门的扇出系数、

开门电平、关门电平、抗干扰容限的概念。

3.懂得TTL基本与非门的结构与工作原理及传输特性。

4.懂得MOS与非门与或者非门电路，懂得CMOS传输门与模拟开关。

5.掌握TTL门、CMOS门多余输入端的处理，掌握OC门、三态门使

用特点。

一、单项选择题

1、数字电路中晶体管大多工作于（）o

（a）放大状态（b）开关状态（c）击穿状态

2、TTL与非门的扇出系数是（）。

（a）输出端允许驱动各类型门电路的最大数目

（b）输出端允许驱动同类型门电路的最小数目

（c）输出端允许驱动同类型门电路的最大数目

3、晶体管的开关作用是（）。

（a）饱合时集一射极接通，截止时集一射极断开

（b）饱合时集一射极断开，截止时集一射极接通

（c）饱合与截止时集一射极均断开

4、在MOS门电路中，CMOS门电路的主要缺点是（）。

（a）静态电流大（b）输出幅度小（c）工艺复杂，成本较高

5、逻辑图与输入48的波形如图所示，分析在订时刻输出产为（）。

(a)0(b)1（c）不定

6、场效应管门电路如图所示，该电路为（）,.

（a）“与非”门（b）“非”门（c）“或者”门

7、逻辑电路如图所示，输入4="1”,8="1”，仁“0”，则输出少为（）。

（a）高阻状态(b)“1”(c)“0”

4^&F

--Vo---O

|—EN

1

IC

8、TTL三态输出“与非”门电路与TTL“与非”门电路的

区别是（）o

（a）多一个输入端⑹多一个输出端（c）多一只二极管

9、CMOS门电路的静态功耗（）o

（a）大（b）小（c）等于零

10、逻辑电路如图所示，则输出厂=()o

则尸为()o

(a)AB+AB(b)AB(c)高阻状态

12、图示门电路为(

(c)“非”门

二、非客观题

漏

1、在图中，Gl、G2、G3是0C门，0C门输出高电平V0ll^3V时的

流

电流IOH=1OOUA,其输出低电平V«.W0.4V时的最大负载电

I,.M=16mA；负载门是二输入端TTL与非门，它们的低电平输入

电流为Iu4.4mA、高电平输入电流LH=40uA,V=5V,I

cc1=2

k。，求此线与输出能带动多少个这样的负载门。

2、计算图示电路中2输入或者非门Gi能驱动多少个同样的或者非门电路。已知或者

非门的

低电平输出电流最大值701.（皿）=16血\,高电平输出电流最大值如*=-0.4mA,

高电平输入电流最大值九（皿）=40口A,低电平输入电流最大值人.（皿产T.6mAo

ri1

3、图示接口电路中，已知三极管的£为100,导通时九=0.7V,饱与压降为

展=0.IV；R=4.7kQoOC门同意的最大负载电流为九=10mA,

这时输出的低电平％=0.IVo0C门输出三极管截止时的漏电流为加W200uAo

TTL门电路的低电平输入电流为/„=-1.5mA,高电平输入电流为九=20uA。

(1)要求三极管反相器输出的高电平大于3.5V,低电平低于0.3V,试计算电阻兄

的取值范围。

(2)若将0C门改为推拉式输出的与非门，会发生什么问题？

组合逻辑电路

教学内容：

1、组合电路的基本分析方法与设计方法

2、加法器与数值比较器

3、编码器与译码器

4、数据选择器与分配器

5、用中规模集成电路实现组合逻辑函数

（1）用数据选择器实现组合逻辑函数

（2）用译码器实现组合逻辑函数

6、组合电路中的竞争冒险

（1）竞争冒险概念及成因

（2）消除竞争冒险的方法

重点难点：

组合电路分析方法，组合电路设计方法

常用组合电路部件功能与应用

教学要求：

1.掌握组合电路分析方法，能熟练地对给定电路进行分析，并能用各类表示方法表

达其功能

2.掌握组合电路设计的通常步骤，能根据要求设计简单组合电路

3.掌握常用组合电路部件功能，会用译码器数据选择器ROM,PLA实现所需

4.正确懂得组合电路中竞争冒险产生原因，熟悉消除的常用方法

一、单项选择题

1、逻辑状态表如下所示，指出能实现该功能的逻辑部件是（）。

（a）二进制译码器（b）十进制编码器（c）二进制编码器

输输出

入~

¥oO

¥O1

¥io

X11i

2、逻辑电路如图所示，其全加器为()。

(b)

3、二进制编码表如下所示，指出它的逻辑式为()o

(a)B=及+启4=八+均(b)B=YQ+Y\4=及+启(c)B=及+为/=%+及

输出

输

BA

入

¥00

X01

10

¥11

4、逻辑状态表如下所示，指出能实现该功能的逻辑部件是()。

(a)十进制译码器(b)二进制译码器(C)二进制编码器

输入输出

BA为n为为

001000

010100

100010

|1|i|o|o|o|1I

5、图示为采用共阴极数码管的译码显示电路，若显示码

数是2,译码器输出端应为()o

(a)所b=d=e="1",g=c=f="0"

(b)8Fk*e=g="0",="1"

(a)F^AB+AB(b)F=AB+~AB

(c)F='AB+AB(d)F^AB-AB

7、全加器的逻辑符号如图所示,当月片“0"，Bj="0”,Ci-1=

“0”时，C/与N•分别为()。

(a)6=1S=0(b)Q=0Sj=0(c)6=1S=1

£

a-------——s

4--------

6T-------cico-------G

8、逻辑电路如图所示,全加器为（)»

（C）

9、逻辑电路如图所示，由其逻辑功能判断应为（）。

（a）二进制编码器⑹二进制译码器（c）十进制编码器

10、二一十进制显示译码器用于将二进制代码译成（）。

（a）-—十进制数字（b）十进制数字（c）二进制数字

11、半加器逻辑符号如图所示，当代“1”，层“1”时，。与S分

别为（）。

（a）C=0S=0（b）C=0S=1（c）C=1S=0

工一工s

B——COc

12、编码器的逻辑功能是()。

(a)把某种二进制代码转换成某种输出状态

(b)将某种状态转换成相应的二进制代码

(c)把二进制数转换成十进制数

13、已知二位二进制译码器的状态表，用“与”门实现译码的

电路为()。

输入输

BA%X¥K

001000

010100

100010

110001

(C)

14、采用共阳极数码管的译码显示电路如图所示，若显示

码数是1,译码器输出端应为()。

(a)a="0"，b=c=“1"，d=e=f=g=“0”

(b)a=6="1"，c="0"，d=e=f=g="0”

(c)炉“1"，乐c="0"，d=e=f=g="1”

u

。

c

3

A

用与TP实现二进制编码的电路为

F

T。

（

器为

全加

，其

所示

如图

电路

逻辑

16、

）。

(b)

17、全加器的逻辑状态表为（)o

4GJGs

00000

0010i

0100i

01110

10001

10110

11010

11111

(a)

ABcs

0000

0101o1

1001°

1110LJLJU_l

(b)(c)

18、若把某一全加器的进位输出接至另一全加器的进位

输入，则可构成（)0

(a)二位并行进位的全加器

(b)二位串行进位的全加器

(c)一位串行进位的全加器

二、非客观题

1、画出AB+U+B)C的逻辑图。

2、七段显示译码器与共阴极LED管相连，已知其状态表,

试依序写出所显示的字形。

步输出

输入

序DCBAabcdefg

100010110111

200101111110

300111100111

401001001111

a

f||b

egc

3、某逻辑电路的状态表如下，其输入变量为4区G输出为尸，

试写出厂的逻辑式。

ABCF

0000

0010

0100

0110

1000

1010

1100

1111

4、画出F=AI3+U+&C的逻辑图,列出其逻辑状态表。

5、逻辑电路如图所示，当开关S拨在“1”位时，七段共阴

极显示器显示何种字符（未与开关S相连的各“与非”门

输入端均悬空）。

6、试分析图所示逻辑电路的功能。

7、分析图所示逻辑电路的功能。

8、试用2输入与非门与反相器设计一个4位的奇偶校验器，即当4位数中有奇数

个1时输出为0,否则输出为1。

9、某雷达站有3部雷达A、B、C,其中A与B功率消耗相等，C的功率是A的功率

的两倍。这些雷达由两台发电机X与Y供电，发电机X的最大输出功率等于雷达A

的功率消耗，发电机Y的最大输出功率是X的3倍。要求设计一个逻辑电路，能够

根据各雷达的启动与关闭信号，以最节约电能的方式启、停发电机。

10、写出图中输出件、R、F：；的逻辑函数式并用卡诺图法化

为最简与一或者式。图中74LS42是二一十进制译码器，其逻辑

功能是将输入BCD码的10个代码译成10个低电平输出信号，

具有拒绝伪码的功能，其逻辑式为：Y.=MNOP,=MNOP,…,

Y9=MNOP。

11、已知双4选1数据选择器74LS153的逻辑式为：

匕=S]♦（DIO（A1A＞）+Ni（AA＞）+O/AA））+。13（4A1）|‘

Y2=S21%W4）+分区4）+

请用它产生逻辑函数：F=ACD+~ABCD+BD+BCD,画在图中，允

许使用必要的门电路，A]、A。已经接上了B与C。

--------------------——

A74LS153'

A,o

SjDioD11D12D1352~1)20D21口22口23

Q3

12、用CT74LS151型8选1数据选择器实现逻辑函数式

Y^AB+BC+CA0CT74LS151的框图与功能表如图所示。

选择选通输出

A2AiAoSY

X义X10

1

0000Do

0010D,

—A2Y

0100A,CT74LS151

D2—

—AoSD?DgD5D4D3D2DiDo

0110D：)

1000D,111111111

1010D5

1100

D6

1110

D7

13、用下图所示集成二进制译码器74LS138与与非门实现一

组逻辑函数F二竺—~

Y2=ABC+BC+ABC

当S1=l,S2+m=0时，译码器74LS138处于工作状态。

否则译码器被禁止

其中：「=444匕=高4,■=4AA匕=&AA

丫4=&A1A)丫5=A2AAi%=&&&匕=444

YoY,Y2Y3Y4Y5Y6Y7

74LS138

AoA>AcS.SiSo

触发器

教学内容：

l、基本触发器（I）用与非门构成的基本触发器（2）用或者非门构成的基本触发

器（3）集成基本触发器D/A转换要紧参数

2、同步触发器（I）同步RS触发器（2）同步D触发器

3、主从触发器（I）主从RS触发器（2）主从JK触发器

4、边沿触发器（I）边沿D触发器（2）边沿JN触发器

5、时钟触发器的功能分类及转换（I）功能分类（2）不一致类型的转换

6、触发器逻辑功能表示方法及转换（I）功能表示方法（2）各类表示法间的转换

重点难点：触发器基本特性与按逻辑功能的分类，触发器不一致结构及其动作特点,

触发器的转换方法。

教学要求：

I.掌握触发器的基本特点，不一致功能触发器状态变换规律，熟知各类功能描述方

法。

2.正确懂得不一致结构的不一致动作特点，会根据输入波形画出输出波形。

3.明白常见的几种触发器转换成其它功能触发器的方法。

一、单项选择题

1、在小)=5D="1”时，基本RS触发器()。

(a)置“0”(b)置“1”(c)保持原状态

2、逻辑电路如图所示，当他=力=登庐"1”时，C脉冲来到后可

控RS触发器的新状态为()。

3、触发器输出的状态取决于()。

(a)输入信号(b)电路的原始状态(c)输入信号与电路的原始状态

4、分析下面逻辑电路图中G/4的波形。当初始状态为“0”

时，输出0端是“0”的瞬间为()。

(a)4(b)4(c)%

5、逻辑电路如图所示，分析图中C,/｛的波形。当初始状态

为"0"时，输出0是“1”的瞬间为（）。

(a)tx(b)(c)&

6、逻辑电路如图所示，4="0”时，C脉冲来到后D触发器（）。

（a）具有计数器功能⑹置“0”(c)置“1”

7、触发器连接如下图所示，则具有（）。

（a）T触发器功能（b）D触发器功能（c）T'触发器功能

8、T触发器的状态表为（）。

T。汁1T。加1T。加］

000Qn0

1

11Q,1Qn

(a)(b)(c)

9、可控RS触发器拘状态表为()。

SR

5b仲。加15b仲Q廿1fe+1

00Q10000Q“

010010010

10111不10i

变

11或00不11不

定定

(a)(b)(c)

10、逻辑电路如图所示，它具有()。

(a)D触发器功能(b)T触发器功能(c)T'触发器功能

11、某主从型JK触发器，当J=K="1”时，C端的频率/^OOHz,则Q

的频率为()。

(a)200Hz(b)400Hz(c)100Hz

12、逻辑电路如图所示，输入为％Y,同它功能相同的是()。

(a)可控RS触发器(b)JK触发器(c)基本RS触发器

(d)T触发器

13、下图逻辑电路如图所示，分析幻，题的波形，当初始状

态为“0”时，输出0是“1”的瞬间为()。

(a)fl(b)t2(c)t3

14、逻辑电路如图所示，力JO”时，C脉冲来到后JK触发器()0

(a)具有计数功能⑹置“0”(c)置“1”(d)保持原状态

15、逻辑电路如图所示，分析。的波形，当初始状态为“0”时,

输出0是“0”的瞬间为()。

(a)t\(b)t2(c)亡3

二.非客观题

1、设触发器的初始状态为“0”，已知C脉冲及各输入的波

形，试画出触发器输出0的波形。图1为可控RS触发器，图2

为维持阻塞〃触发器图3为主从JK触发器。

-c>C

RQ

图2阳

c

_TLrLrLTLcj-un_nj_Lf_TLTLJT_rL

I----------------1I--------1QJ.------------,---------,

S_]

R

2、基本RS触发器m勺初始状态为“0”，根据给出的时与国的

波形，试画出0的波形，并列出状态表。

0soQ

3、过流保护电路如图所示，试分析其工作原理（设二极管

的管压降%=0.6V,门电路的关门电平为0.8v,开门电平

为1.4V）。

4、分析图所示电路的功能，列出真值表。

5、如图5.1.6所示的触发器的CP、R、S信号波形如图所示，画出Q与。的波形,

设初态Q=0。

CP

R

S

6、由与或者非门构成的同步RS触发器如图所示，试分析其工作原理并列出功能表。

7、设主从JK触发器的初始状态为0,CP、J、K信号如图所示，试画出触发器Q端

的波形。

8、逻辑电路如图所示，已知CP与A的波形，画出触发器Q端的波形，设触发器的

初始状态为0o

解：

9、用适当的逻辑门，将D触发器转换成T触发器、RS触发器与JK触发器。

解：

时序逻辑电路

教学内容：

1、时序电路的基本分析与设计方法

（1）基本分析方法（2）基本设计方法

2、计数器

（1）特点与分类（2）二进制计数器（3）十进制计数器（4）N进制计数器

3、寄存器

（1）寄存器的要紧特点与分类（2）基本寄存器（3）移位寄存器（4）移位寄

存器型计数器

4、顺序脉冲发生器（1）通常步骤（2）设计举例

重点难点：

掌握时序电路的特点与分析方法，能熟练地根据给定电路，用各类方法分析电路功

能，画出状态出表与状态图时序图。

教学要求：

1.掌握时序逻辑电路的定义及同步时序电路的分析与设计方法与通常步骤。

2.懂得时序电路各方程组（输出方程组、驱动方程组、状态方程组），状态转换表、

状态转换图及时序图在分析与设计时序电路中的重要作用。

3.熟知计数器、寄存器、移位寄存器等常见时序电路功能特点，会用集成计数器构

成任意进制计数器。

一.单项选择题

2、时序逻辑电路如图所示，原状态为“00”，当送入两个。

脉冲后的新状态为()o

(a)00(b)11(c)10

3、某计数器最大输入脉冲数为12,组成该计数器所需最

少的触发器个数为()o

(a)2(b)3(c)4

4、一位十进制计数器由()位二进制计数器组成。

(a)2(b)3(c)4

5、逻辑电路如图所示，当力="0"，B="l”时，C脉冲来到后。

触发器()。

(a)具有计数功能⑹保持原状态(c)置“0”(d)置“1”

6、寄存器与计数器的主要区别是()o

(a)寄存器具有记忆功能，而计数器没有

(b)寄存器只能存数，不能计数，计数器不仅能连续计数，也能存数

(c)寄存器只能存数，计数器只能计数，不能存数

7、移位寄存器与数码寄存器的区别是()。

(a)前者具有移位功能，后者则没有

(b)前者不具有移位功能，后者则有

(c)两者都具有移位功能与计数功能

8、如图所示时序逻辑电路为（）。

（a）同步二进制计数器（b）数码寄存器（c）移位寄存器

QQ，

孰R,Q)R%

9、分析某时序逻辑电路的状态表，判定它是（）o

（a）移位寄存器（b）二进制计数器（c）十进制计数器

c0aQ)

0000

1001

2011

3111

4110

5100

6000

10、时序逻辑电路如图所示，原状态为“10”，当送入一个。脉

冲后的新状态为（）。

（a）“10”（b）“01”（c）“11”

八D

Q,J,--------」Q)Jo------------------------------"10"

Q)Ko

11、如图所示时序逻辑电路为（）。

（a）异步二进制计数器（b）异步十进制计数器（c）同步十进制计数器

QftO.Q.

12、如图所示时序逻辑电路为（）。

（a）计数器（b）寄存器（c）译码器

13、分析时序逻辑电路的状态表，判定它是（）。

（a）减法计数器（b）移位寄存器（c）加法计数器

14、计数器是一种（）o

(a)组合逻辑电路（b）时序逻辑电路（c）脉冲整形电路

15、寄存器是一种（）0

（a）存放数码的时序逻辑电路

（b）实现计数的时序逻辑电路

（c）实现编码的组合逻辑电路

16、同步计数器与异步计数器的不同点是（）。

(a)前者各触发器是同步进位的，后者则不同步

(b)前者由JK端接受计数信号,后者则由时钟脉冲端接受

计数信号

（c）前者计数慢，后者计数快

二.非客观题

1、列出逻辑电路图的状态表,写出输出尸的逻辑式。已知。脉

冲的波形图，画出。及尸的波形，若。脉冲频率为1kHz,

计算产的脉宽％与周期7（设触发器初始状态为“00”）。

?_________________________________

2、已知逻辑电路图及。与〃的波形。试画出输出端％Y的波形

（各触发器初始状态为"0”）。

Y

3、已知逻辑电路图Co，G脉冲的波形如图所示，试画出

4,0的波形。（设。°，。的初始状态均为“0”）0

cJ-LTLTU-L

4、已知逻辑电路图及c,SD，RD的波形，试画出输出Qo,0

的波形（设Q）,0的初始状态均为"0”）o

*T

Q1__

2,

5、逻辑电路图及。脉冲的波形如图所示，试画出输出

0的波形，并列出其状态表，说明它的逻辑功能（设Qo,

0的初始状态均为“1”）。

c^LTLTLJrL

Q)-------------------------

Q-------------------------

6、逻辑电路如图所示，列出状态表，已知。脉冲波形，画

出输出。的波形，判断该计数器是加法还是减法？是

异步还是同步？（设Qo，0的初始状态均为“00”）o

Rn

7、已知逻辑电路图与输入力，8的波形，试画出两触发

器输出为，0的波形（设。°，0初始状态均为“0”）o

D，Q，._run_rLTL

>c_£

---------O及6A&Q°———।_n_TTTT_r

____Q

--------------------------------------------------------------⑷____________________

8、已知逻辑电路图及其。脉冲波形。试列出逻辑图的状

态表，并判断是几进制，加法还是减法？同步还是异

步？（设。2，Qi，Qo的初始状态均为“0”）。

。22.aC