第3章原理图输入设计方法

第3章原理图输入设计方法

MAX+plusII的图形编辑器为用户提供所见即所

得的设计环境，提供了功能强大，直观便捷和

操作灵活的原理图输入设计功能，同时还配备

了适用于各种需要的元件库，更为重要的是，

MAX+plusII还提供了原理图输入的多层次设计

功能，使用户能设计更大规模的电路系统。与

传统的数字电路设计相比，MAX+plusII提供的

原理图输入设计功能具有显著的优势。

、原理图设计方法

以原理图进行设计的主要内容在于元件

的引入与线的连接。当设计系统比较复

杂时，应采用自顶向下的设计方法，将

整个电路划分为若干相对独立的模块来

分别设计。当对系统很了解且对系统速

率要求较高时，或设计大系统中对时间

特性要求较高的部分时，可以采用原理

图输入方法。这种输入方法效率较低，

但容易实现仿真，便于对信号的观察及

电路的调整。

内附逻辑函数

•子目录“prim”下存放的是数字电路中一些常用的基本元件库，

例如AND、OR、VCC、GND、INPUT>OUTPUT等。

•子目录“m督下存放的是数字电路中一些中规模器件库，包

括常用的74系列逻辑器件等。将这些逻辑电路直接运用在逻辑电

路图的设计上，可以简化许多设计工作。

•子目录“megaJpnT下存放的是一些比较大的并可做参数设

置的元件，使用中需赛对其参数进行设置，在一些特殊的应用场

合，可以调用该目录下的元件。

子目录“edif”下存放的是一些符合EDIF格式的元件。

MAX+PLUSH的编辑规贝I

在进行原理图设计时，经常需要对一些引脚、文件等进行编

辑与命名，进行命名时必须按一定的规则进行。

1.引脚命名

利用原理图进行设计时，经常需要用到输入、输出信号，

就需要使用输入输出弓I脚，此时必须对输入输出引脚进行命名,

命名时可采用英文字母"”到“2”或命”到可"，阿拉伯数字

“0”到“9”,或是一些特殊的符号，例如：abc>dl>123_abc

等都可以命名。要注意英文字母的大小写代表的意义是疽同的,

也就是说abc与ABC所代表的是同样的引脚名称；还要注意名

称所包含的英文字母的长度不可以超过32个字符；另外在同一

个设计文件中不同的引脚名称不能重复。

2.节点名称

节点在图形编辑窗口显示一条细线，它负责在不同的

逻辑器件之间传送信号。也可以对节点进行命名，其命名

规则与引脚名称相同，注意事项也相同。

3.总线名称

总线在图形编辑窗口显示一条粗线。一条总线代表很

多节点的组合，可以同时传送多个信号。一条总线最少代

表两个节点的组合，最多可代表256个节点。总线命名时

必须要在名字后面加上”[m..n]”表示一条总线内所含有

的节点编号，m和n都必须是整数，但谁大谁小均可，并无

原则性规定。

4.文件名称

原理图的文件名可以用任何英文名，扩展名为

".gdf",文件名称小于等于32个字符，扩展名称不包括

在32个字符之内。

5.项目名称

一个项目（Project）包括所有的电路设计文件编

译后产生的文件，这些文件是由MAX+plusII程序所产生

的，有共同的文件称，但其扩展名称不相同，而项目名称

必须与最高层的电路设计文件名称相同。

原理图编辑流程

建立设计文件夹一进入原理图设计系统一输入元件一

元件的编辑一连线一命名一保存文件f将当前设

计项目设置成工程文件

生成一个图形设计文

生成由个新图形文件

1.在File菜单

中

选

2.选择Graphic

Editor

File然后按下

OK按钮，将会

出现一个无标题

的图形编辑窗口,

生成一个图形设计文

图形编辑器窗口

工作区域最大化按钮

i,dMAX*plusII-c:\max2work\chiptrip\chiptrip-ln|x|

MAX+plu$IIFileEditViewSymbolAssignUp*esflptionsWindowHelp

选择工具

正交线工具一

弧形工具一

放大按钮

与窗口适配一

打开橡皮筋连

接功能■

原理图编辑工具

原理图编辑时常用到快捷工具按钮，熟悉这些工具的使用，

可大幅度提高设计速度。

(1)选择工具：可以选取、移动、复制对象，为最基本且常用

的功能。

(2)文本工具：可以输入或编辑文字，例如在指定名字或批注

时使用。

(3)画正交线工具：可以画水平及垂直线。

(4)画直线工具：可以画直线及斜线。

(5)画弧线工具：可以画一条弧线，而且可以根据需要拉出想

要的弧度。

(6)画圆工具：可以画出一个圆形。

(7)放大工具：可以放大所编辑的图形。

(8)缩小工具：可以缩小所编辑的图形。

(9)与窗口适配工具：可以调整显示比例，使在

当前窗口下显示整张原理图。

(10)连接点接/断工具：可以添加或删除节点。

(11)打开橡皮筋连接功能：可以使连线如橡皮筋

一样，此时移动同连线相接的模块，连线也会随着

移动而不会断开。

(12)关断橡皮筋连接模块：可以使连线的橡皮筋

功能断开，此时移动同连线相接的模块，连线不会

随着移动而会断开。

生成一个图形设计文

件输入Altera图兀

指定您将输入

•选择工具按钮有效时,文件中的符号

名称。

在图形编辑器窗口的

空白处血击鼠标左键

双击一个符

以确定输入位置，然号库，在

Symbol

后选择EnterFiles对话框

中将出现它

Symbol,或双击鼠的所有符号

标左键。

•将出现一个Enter

Symbol对话框，在

symbolLibraries框

中选择显示当前路径下的所有符号

"..\maxplus2\max2l

ib'priirT。

生成一个图形设计文

件输入Altera图兀

指定您将输入

•选择工具按钮有效时,文件中的符号

名称。

在图形编辑器窗口的

空白处血击鼠标左键

双击一个符

以确定输入位置，然号库，在

Symbol

后选择EnterFiles对话框

中将出现它

Symbol,或双击鼠的所有符号

标左键。

•将出现一个Enter

Symbol对话框，在

symbolLibraries框

中选择显示当前路径下的所有符号

"..\maxplus2\max2l

ib'priirT。

生成一个图形设计文

输入用系列的符号

•MAX+PLUSII为实现不同的逻辑功能提供了许多符号，

如：图元符号,兆功能符号和宏功能符号。在图形编辑器

文件中可直接使用以上符号。74系列符号的输入方法和

上页图元输入的方法相同。

当EnterSymbol对话框出现后，在symbolLibraries对

话框中选择u..\maxplus2\max2lib\mf”路径。

时Untided1-GraphicEditnr券列符口

在SyrrrDOIFires「出而安刑"

74138

H泅丁叩TVON

YON

AY1N

。口BUTI-------->Y1N

BY2N

CY3N3T卬丫

-4--------->Y2N

YG1Y4NOH

YG2ANY5NOH

G2BNY6NCH

Y7NOH

3:8DECODER

JJJ

生成一个图形设计文

元件的编哮二

元件被放艮走原理图中后，还需要调整它们的位置，使其布

局合理。常用以下方法进行调整。

（1）移动：用鼠标左键选中待移动的元件后，出现一个红

色的选择框，然后将其拖到合适的位置即可。若要同时移动

多个元件，则在空白处按下鼠标左键画出一个巨型框，把要

移动的元件置于其中，然后用鼠标拖动即可。

（2）旋转：当元件的摆放方向不理想时，可以选择旋转对

其调整。其方法是用鼠标选中该元件后，单击右键弹出快捷

菜单，可以选择FlipHorizontal（水平旋转）、Flip

Vertical（垂直旋转）、Rotate90/180/270（旋转）进行调整,

也可以在Edit菜单下进行同样的操作。

生成一个图形设计文

件

(3)删除：选中要删除的元件后按Del键即可，也可以在菜单

方式下用Edit|Delete操作。如果要同时删除多个元件时，按上

面讲的方法同时选中多个元件后按Del建即可。

(4)复制：当要放置多个相同的元件符号时，一般采用复制的

方法。一种方法是用菜单复制命令；另一种方法是选中要复制

的元件后，按住Ctrl键再用鼠标进行拖动。还可以通过鼠标右

键菜单来完成。

生成一个图形设计文

件连线

•如果需要连接两个端口，将您的鼠标移到其中一

个端口，则鼠标自动变为形状。

•一直按住鼠标的左键并将鼠标拖到第二个端口。

•放开左键，则一条连接线被画好了。

接线并

人名生成一个图形设计文

连线完成后他给引线端子和节点命名。

(1)给引线端子命名：可以在引线端子的PIN_NAME处双击

鼠标，然后输入名字。也可以在引线端子符号在意处单击鼠标

右键，在弹出菜单中选择EditPinName,然后输入名字，注意名

字不能为空。

(2)给节点命名：选中需命名的线，然后输入名字既可。

总线

总线是一组相关的连线，总线的建立可以通过画线方式，只要

在Options菜单或右键快捷菜单上的LineStyle子菜单中选择粗

线即可。对n位宽的总线命名可以用鼠标右键单击总苦，在弹出

菜单中选择NameNodeINameBus进行命名，一般采用A[n-

L・・0]形式，其中单个信号用An-1,…A2,Al,A0形式，An-1,代表

最高有效位，A0代表最低有效位。

生成一个图形设计文

件输入LPM符号

•Ipm(libraryparameterizedmegafunction)

符号的输入方法与先前符号的输入方法相同。

•在EnterSymbol对话框出现后，在

symbolLibraries框中选择

"..\maxplus2\max2lib\megajpm55路径。

•在SymbolFiles框中选择您需要的1pm符

号。

•双击参数框(位于符号的右上角)，输入您需

要的1pm的参数。在PortStatus框中选择

Unused,可将您不需要的信号去掉。

生成一个图形设计文

件例1:三到八译码器

bjMAX*plusII-c:\max2work\gettingstarted\decoder_|n|x|

MAX+plusIIFileEditViewSymbolAssignJJtiliti停合OptionsWindowHelp

回回周隙I［躅［SCS］M田］网囱国网图l国］［M画塔］阙网画I酶晶总目IArial8

Ikl

LAMlWdecoder.gdf-GraphicEditor

M

rlMl74138YON

YON

Y1N-

"AI—>1出口___________AVINAKUTUQT

\28I------->77CCY2N

।----:、।驶灯__________RV9NA口ray

!□DBI----------:VCCY2N

'''r~>忸丁：CV^N、绅丫力

14.1c1----------VCCx-<―Y2N

LG1r_>段仃____________AZidTPdT

,17了11，.VCClVdhlJ

A七K”Y2N

YG2ANY5N

'2IJY2N

Q黎TPUT

YG2BNY6N

)和Y2N

V7NTZT

3:8DECODER

建立一个图形设计文

例2:4-bit计数器

生成一个图形设计文

件保存您的文件

•如需要保存文件，选择File菜单中的Save

As项.将出现SaveAs对话框，如下图所示:

•在FileName对话框内输入设计文件名，然

■

指定具体的设计文件名

显示当前文件类型的缺省

(Default)扩展名。您可从

下拉列表中选择不同的扩

展名。

生成一个国形官计工

才觎项目名

•MAX+PLUSII中，在编显示当前项目名

译一个项目前，您必须确显示当前路径

定一个设计文件作为您的

当前项目。请按下列步骤显示所有子目录.

确定项目名：显示所有本地和

网络驱动器

1.在Filemenu菜单中选显示当前路径下的全部设计文件和编程文件。

择ProjectName项，将

MAX*plush-c:\max2work\gettingstarted\decoder

MAX^plusIIFileT*

出现ProjectName对话□I扇ia|副L

当前项目

框：归testgdf-GraphicEditor

2.在Files框内，选择您

的设计文件。

3.选择OK。

将当前设计项目设置成工程文件

将当前设计项目设置成工程文件有两个途径：

(1)选择File|ProjectISetProjecttoCurrentFile,BPW

当前设计文件设置成Project。选择此项后可以看到窗口左

上角显示出所设文件路径。此后的设计应该特别注意此路

径的指向是否正确。

(2)如果设计文件未打开,可选择FileIProjectIName,

然后在弹出的ProjectName窗口中找到所需文件，此时即

选定本文件为本次设计的工程文件了。

注意：项目名称和顶层设计文件名称必须相同，但是没有

扩展名，同一时间内只能对一个项目进行编译、仿真、定

时分析和编程操作。

创建缺省(Default)符号

•在File菜单中选择Save&Check项，检查

设计是否有错误。如果没有，在File菜单

中选择CreateDefaultSymbol项,即可

创建一个设计的符号。

■该符号可被高层设计调用。

编译您的项目

打开编译器窗口

在编译项目时.，沙漏

完成情况状态条模块盒

将不停地翻动

■打开编译器窗口:

在MAX+PLUSII菜单内选择Compiler项。则出现编译

器窗口，如上图所示。

•选择Start即可开始编译，MAX+PLUSII编译器将检查

项目是否有错，并对项目进行逻辑综合，然后配置到一个

Altera器件中，同时将产生报告文件、编程文件和用于时

间仿真用的输出文件。

编译您的项目

选择一个器件

•首先，您需要为项目指定一个器件系列，

然后，您可以自己选择某个具体的器件，

也可以让编译器在该器件系列内自动选择

1）在最矮合您的项，目的器怦e。对话框。

为选革

）按下

件系歹!MofHierarchy:c:\…'gettingstarted\counter4.gdf4OK

按钮

DeviceFamily:

De'ices:

AutoDevice...

3）选择某一器件或

选择AUTO----------EPF10K10LC84-3DeviceOptions..

EPF10K10TC144-3

MAX+PLUSII为EPF10K10QC2083

EditChips>>

您选择一个器件。

“ShowOnlyFastestSpeedGrades

「MaintainCurrentSynthesisRegardlessofDeviceorSpeedgradeChanges

编译您的项

目管脚分配

•Altera推荐让编译器自动为您的项目进行管

脚分配m愆已经选择了一种器件。

二I八而口壁：丽二主士4【、

但囚A下

,H7T戢、隼坳由NarHierarchy:c:\(nax2work\gettingstaHed\decodei.gdf

的染卷存脚的按下

Zp旦odeName:|A1__7)OK

按钮

名字7ChipName:decoder

Close

ChipResource

PinType(Onlyfor

4)在ChipPin:

CLC/IOC/EC:__________二]]：

Resource对rRow_____zl|AssignDevice..

话框内，选择CLAB/EAB:▼||「Coluinn:二］l-ShowBuried

Assignments

管脚并输入管「AnywhereonthisChip

脚的序列数。ExistingPin/Location/ChipAssignments:

SortBy

6NodeName

6）您分配的管脚「Assignment

将出现在这个框

内。

编译您的项目、、、

选择一杯圣扃逻辑综合方式

您可以为您的项目选择一种逻辑综合方式,以便

工

作

在编译过程中指导乡口

k击

按以施醯嬲瀛Z：

GlobalProjectLogicSynthesis囚

PiojeclNameis:c:\max2work\gettingstarted\decoder.gdf

2)在GlobalProject「GlobalProjectSynthesisStyleOptimize---------------------------------3)您可以在此

SynthesisStyle下拉列一_NORMAL勺|50和10之间移

FASTAlJ±1

表中选择您需要的类型。NORMALAreaSpeed动滑块，移到0

缺省的逻辑综IXVYSIWYG与1时，最优先考虑

(Default)MAXDeviceSynthesisOptions

合类型是NORMAL。综「Multi-LevelSynthesisforMAX5000/7000Devices占用器件的面

合类型FAST可以改善项QMulti-LevelSynthesisforMAX9000Devices积，移到10时,

目性能，但通常使您的项「One-HotStateMachineEncoding系统的执行速

目配置比较困难。综合类度得到最优先

nAutomaticFastI/OAutomaticGlobal

型WYS/WYG可进行最rAutomaticRegisterPacking歹Clock考虑

小量逻辑综合。RAutomaticOpen-DrainPins1*7Clear

「AutomaticImplementinEABRPreset

P'OutputEnable

RAll

引线端子适配

(CurrentAssigwnents)-FloorplanEditor」口反

UnassignedNodes&

ChipName:|traffic(EPF10K10LC84-3)

三IQ|COUNT05:3|cnt1;

ColorLegendQ|COUNT05:3|cntO

।一IRow&Col.

□UnassignedO|COUNT26:4|LPM.ADD_SUB:56|addcore:addE^

FastTrack/Dedicated

DIC0UNT2A^Icnt4二

■UnroutedRowFastTrack

□ColumnFastTrackSelectedNode(s)&Pin(s):

■Nonassignable<none>

(MSEL0)H31

(MSEL1)H32

33343845

・♦3536374042S

UuU39口・4T1U4u34u44T6

psx1

ii$Up1gNp

N£_CdC

gcz)Nzwdz

Ngs-Ja

AgAquA

}}l-o}l

sSsL

)

引线端子锁定

Pin/Location/Chip

CLA旦/EAB:|三|「Column|三］

Assignments

「AnywhereonthisChip

ExistingPin/Location/ChipAssignments:

SortBy-

GNodeName

ill

设计项目的校验一仿真

MAX+plusn设计项目的校验包括设计项目的仿真

(Simulator)、定时分析(TimingAnalysis)两个部分。

X.仿真(具体步骤如下所述)

(1)创建仿真波形文件

将设计指定为当前项目。

创建一个波形文件。选择菜单MAX+phisIIIWaveformEditor,

打开仿真工具WaveformEditor,,或选择建一个Waveform

Editor,文件，将创建一个新的无标题波形文件。

存储波形文件。选择FileISaveAs,在FileName框中，输入相应

文件名，单击OK按钮存盘。

设定时间轴网格大小。选择菜单Option|GridSize,输入

时间间隔（如20ns）,单击OK按钮。通常用网格大小来表

示在仿真过程中系统的最小单位时间。在对仿真波形文件

中的输入时钟信号添加激励源时，对时钟的赋值是以是以

网格时间为最小参考单位的，设计者只需填写时钟周期相

对网格时间的倍数就行了。

设定时间轴长度。选择菜单File|EndTime并输入文件的

结束时间，它决定在仿真过程中仿真器何时终止施加输入

向量。对于比较简单的电路，取系统默认的仿真终止时间

就可以了，因为此时只需要判断电路的逻辑功能关系

是否正确。但对于一些复杂的电路而言，在进行仿真时就

需要设定较长的仿真时间。

（2）选择欲仿真的引线端子

选择菜单NodeIEnterNodesfromSNF出现对话框。也可

以在窗口的空白处右击鼠标，在快捷菜单中，同样选择

EnterNodesfromSNF。

在Type框中选中Inputs和Outputs选项，然后单击List按钮。

在AvailableNodes&Groups列表中将出现所有的节点，选

择需要仿真的节点，用右移键将它们移到右边的Selected

Nodes&Groups列表中。

单击OK按钮完成。

这时所有未编辑的输入节点的波形都默认为逻辑低电平

（0）所有输出和隐含节点波形都默认为未定义（X）逻辑

电平。

节点输入对话框

（3）编辑输入节点的仿真波形

首先介绍在波形编辑环境下，如图所示的界面最左边常用

控件按钮的功能。

画：单击该按钮后，可以对选中的目标波形进行移动、剪切、

复制、删除或编辑等操作。

囚：单击该按钮后，可以插入一个新的文本说明或编辑已存

,在的文本说明。

国：单击该按钮后，可以移动波形的上升沿或下降沿的位置,

或对波形进行编辑。

画：单击该按钮后，可以对波形的时间轴尺寸放大。

叵|：单击该按钮后，可以对波形的时间轴尺寸缩小。

亘：单击该按钮后，可以调整时间轴的显示比例，使得在当

一前波形编辑环境下能够显示整个时间段的波形。

|-0-|:先单击鼠标，选择要编辑的波形，然后单击该按钮，可将

la=d选择的波形赋值为低电平（即逻辑“0”）。

国：先单击鼠标，选择要编辑的波形，然后单击该按钮，可将

j选择的波形赋值为高电平（即逻辑“1”）。

|闵：先单击鼠标，选择要编辑的波形，然后单击该按钮，可

将选择的波形赋为不定态。

:先单击鼠标，选择要编辑的波形，然后单击该按钮，

可将选择的波形赋为高阻态。

图:先单击鼠标，选择要编辑的波形，然后单击该按钮，可

将选择的波形进行逻辑取反操作。

画:先单击鼠标，选择要编辑的波形，然后单击该按钮，可

将选择的波形赋时钟信号。

园:类似时钟赋值，先单击鼠标，选择要编辑的波形，然

后单击该按钮，可将选择的波形赋予指定周期的周期信

号。

R1:针对组群信号（即总线式信号），先单击鼠标，选择

要编辑的总线波形，然后单击该按钮，可对选择的总

线波形赋组值。

将输入节点的某段用鼠标选中（变黑）后，单击左边工具

栏的有关按钮，即可进行低电平、高电平、任意、高阻态、

反相和总线数据等各种设置。

（4）仿真

保存文件后，在MAX+PLUSH中选择Simulator菜单，或

单击工具栏按钮，出现Simulator对话框，如图所示，单击

Start按钮开始仿真，若正确无误，单击“确定”按钮。仿真

过程在后台进行，计算机能够同时作其他的工作。

（5）分析仿真结果

仿真窗口中按下OpenSCF按钮，即打开当前项目的仿真结

果文件.scf。在这里主要观察输入和输出之间逻辑关系是否符

合设计要求。

2.定时分析

定时分析的三种模式

分析模式快捷按钮说明

分析多个源节点和目标节点之间的传播延迟路径

:由

延迟矩阵DelayMatyix列出它们之间最短和最长的路径

.

时序电路性能分析时序电路的性能，包括限制性能的延迟，最小

RegisteredPerformance时钟周期和最高工作频率

建立/保持矩阵计算从输入引脚端子到触发器、锁存器的信号所

Setup/HoldMatrix需的最少建立时间和保持时间

具体步骤如下所述。

(1)启动定时分析工具

选择菜单MAX+PLUSHITimingAnalysis或在工具栏上单击

按钮，即打开定时分析窗口，默认情况下进入DelayMatyix模

式。

(2)传播延迟分析

该分析功能的作用是显示传播延迟的结果，设计者只需简单地

在设计中的起点和中点加上标识即可确定最短和最长传播延迟。

进入DelayMatyix模式后单击Start按钮，则定时分析器立即分

析该项目并计算该项目中每对连接的节点之间的最大和最小延

迟，如图所示。

在该矩阵中行是源节点，列是目标节点，中间是源节点和目

标节点之间的最大传播延迟。

源节点和目标节点也可以根据需要选择，方法是：在菜单

NodeITimeAnalysisSource下选择源节点，在菜单Node|

TimeAnalysisDestination下选择目标节点。

TimingAnalyzer

DelayMatrix

Destination

YONY1NY2NY3NY4N

SA9.7ns10.3ns10.3n$10.3n$10.3n$

o

B10.2n$10.8ns10.8ns10.8n$10.8n$

u

C10.2n$10.8ns10.8ns10.8ns10.8n$

c

G110.2ns10.8ns10.8ns10.8n$10.8ns

e

(3)时序逻辑电路性能分析

该分析可则算时序电路的延时性能，确定在最短时钟周期和最

高时钟频率下的延时路径。

选择菜单AnalysisIRegisterPerformance选项，或选择工具栏

快捷按钮，进入时序逻辑电路性能分析，如图所示。

TimingAnalyzer_|口3

RegisteredPerformance显示制约性能的源节点

显示被分析的时钟

Clock:|CLK(10paths)_的名称

信号的名称

Souice:|74163:1|f74163:sublQA.Q

Destination:174163:1|f74163:sublQD.Q-

显示制约性能的目标节

点的