第2章-微型计算机中的微处理器2014

微机原理及应用

北京科技大学计算机与通信工程学院

第2章微型计算机中的微处理器主要内容：

8086/8088CPU的编程结构

8086/8088的存储器组织

8086/8088的I/O组织

8086/8088CPU的引脚功能和工作方式

8086/8088的操作及其时序8086/8088CPU的编程结构主要内容：8086/8088CPU的内部结构

8086/8088CPU的寄存器结构关于8086/8088CPU8086/8088微处理器是Intel公司推出的第三代CPU芯片内部结构基本相同均采用16位结构进行操作及存储器寻址两种处理器都封装为40脚双列直插组件8086/8088CPU的基本结构特点内部结构均为16位的16位的内部寄存器;16位的内部运算部件;内部操作按16位设计外部数据总线16(8086)/8(8088)位，能处理16位数据,也能处理8位数据20条地址总线，直接寻址能力1M字节40条引线电源为5V

8088微处理器与8086微处理器的主要区别对外的数据线只有8位，方便与8位I/O接口芯片相兼容8086/8088CPU的基本结构特点8086／8088CPU采用流水线处理方式，取指令与执行指令同时进行提高了执行速率；降低了对与之相配的存储器的存取速度的要求8086/8088CPU的内部结构8086/8088CPU的内部结构基本相同均由两个独立的工作部件组成一个称为执行部件（EU）一个称为总线接口部件（BIU）8086/8088CPU的内部结构8088CPU数据总线为8位、指令队列为4字节寄存器是中央处理器的组成部分。寄存器是有限存贮容量的高速存贮部件，它们可用来暂存指令、数据和地址。可将寄存器内的数据执行算术及逻辑运算。存于寄存器内的地址可用来指向内存的某个位置，即寻址。可以用来与外部存储设备进行数据的读写指令队列的设置使指令的取出与执行并行进行提高了程序的运行速度地址加法器的作用是根据段寄存器存放的段基地址与EU送出的16位偏移地址计算得到20位的实际地址输出输入控制电路实现总线控制，决定对内存或对I/O接口读或写。取指令、指令译码、产生并传送操作指令

算术逻辑单元（运算器）

8个通用寄存器

1个标志寄存器

EU部分控制电路执行部件EU的组成及作用取指令并进行指令的译码执行指令，完成运算编辑存储器的地址并向BIU提供该地址管理寄存器及标志总线接口部件BIU的组成及作用地址加法器6字节指令队列缓冲器4个16位段寄存器16位指令指针寄存器输入输出控制电路计算20位的存储器地址完成CPU与内存间以及CPU与外设间的信息传递取指令时：从内存中取出指令放入指令队列(等待CPU取走)执行指令时：按EU的指令，从内存或外设中存或取数据控制总线，保证各种信息的I/O正确传送指令队列缓冲器指令队列缓冲器8086的指令队列为6个字节8088的指令队列为4个字节指令队列缓冲器的指令存放状态顺序指令执行：指令队列存放紧接在执行指令后面的那一条指令执行转移指令：BIU立即清除指令队列中的内容，从新的地址取入指令，并立即送往执行单元，然后再从新单元开始重新填满队列实现CPU的流水线处理操作CPU执行程序的过程假设程序的指令代码已存放在存储器中；CPU按照时钟节拍，产生一系列控制信号，有规则地重复地：(1)BIU从存贮器中取出一条指令存入指令队列(2)EU从指令队列取指令并执行指令；BIU利用总线空闲时间，从内存取第二条指令或取第三条指令存入指令队列(3)EU执行下一条指令； 如果前面一条指令有写存储器的要求，则通知BIU首先把前条指令的运行结果写到存贮器中后，再取指令存入指令队列 如果当前指令需要数据，则通知BIU首先从存储器或I/O接口读取数据并送CPU后，再取指令存入指令队列(4)

返回(1)处继续8086/8088CPU的内部寄存器包括14个16位的寄存器

4个数据寄存器

4个指针和变址寄存器

4个段寄存器

2个控制寄存器1.通用数据寄存器

含4个16位寄存器，也可分别作为2个8位字节寄存器使用；常用来存放参与运算的操作数或运算结果

AX(Accumulator)（AH、AL）——累加寄存器常用于数据运算或与外设交换数据

BX(Base)（BH、BL）——基址寄存器在间接寻址中用于存放内存的基地址

CX(Count)（CH、CL）——计数寄存器在循环、移位等操作中用于计数

DX(Data)（DH、DL）——数据寄存器常用于数据的传送或配合AX进行双字运算2.段寄存器4个16位段寄存器，用于存放各逻辑段的段基地址；不可互换的使用

CS(CodeSegment

)：代码段寄存器

用于存放当前执行程序所在段的段基地址

DS(DataSegment

)：数据段寄存器用于存放使用的数据段的段基地址

ES(ExtraSegment

)：附加段寄存器

用来存放附加数据段的段基地址

SS(StackSegment

)：堆栈段寄存器

用于存放当前堆栈段的段基地址3.地址指针寄存器常用于存放段内寻址时的偏移地址SP：堆栈指针寄存器，存放栈顶的偏移地址BP：基址指针寄存器，存放位于堆栈中的一个数据区基址（即堆栈中的存储单元的基址）的偏移地址在寻址操作时一般均与SS搭配使用4.变址寄存器SI：源变址寄存器DI：目标变址寄存器变址寄存器常用于指令的间接寻址或变址寻址；存放当前数据段的偏移地址；与DS配合使用用SI存放源操作数的偏移地址用DI存放目标操作数的偏移地址

IP寄存器

——指令指针寄存器，存放下一次要取出执行的指令的偏移地址；与CS结合使用构成真正的指令物理地址；用户不能使用，只能由系统自动更新5.指令指针寄存器6.标志寄存器FR(FLAGS)——状态标志寄存器8086/8088CPU设有一个16位的状态标志寄存器；使用其中的9位作为状态标志位和控制标志位6个状态标志(也称为条件码)----寄存ALU运算结果的状态信息

3个控制标志----寄存CPU的工作状态信息OFDFIFTFSFZFAFPFCF1514131211109876543210标志寄存器图示溢出标志位OF用于反映有符号数加减运算所得结果是否溢出。如果运算结果超过当前运算位数所能表示的范围，则称为溢出，OF的值被置为1，否则，OF的值被清为0方向标志DF位用来决定在“数据串操作”指令执行时的步进方向；DF=1表示由高字节向低字节方向进行—称为递减方式中断允许标志IF位用来决定CPU是否响应CPU外部的可屏蔽中断发出的中断请求。但不管该标志为何值，CPU都必须响应CPU外部的不可屏蔽中断请求，以及CPU内部产生的中断请求；IF=1表示开中断

状态控制标志TF位用来控制CPU是正常操作还是单步执行（TF=1）；

符号标志SF用来反映运算结果的符号位，它与运算结果的最高位相同。对于有符号数就反映运算结果的正负号。运算结果为正数时，SF的值为0

零标志ZF用来反映运算结果是否为0。如果运算结果为0，则其值为1

在运算过程中，如果发生低4位向高4位的进位或借位时，辅助进位标志AF的值被置为1；常用于BCD码的校正运算中奇偶标志PF用于标志运算结果的低8位中“1”的个数的奇偶性。如果“1”的个数为偶数，则PF的值为1

进位标志CF主要用来反映运算是否产生进位或借位。如果运算结果的最高位产生了一个进位或借位，那么，其值为1标志寄存器置位问题状态标志位由ALU运算的结果置位控制标志位需要在程序中用专门的指令置位运算对标志位的影响的例运算对标志位的影响的例8086CPU寄存器结构图8086/8088的存储器组织主要内容：

存储器组织

8086存储器的分体结构存储器的分段和物理地址的形成存储器的组织在存储器中，以字节为单位存取数据存储地址即为存储单元编号，称为地址8086/8088提供20条地址总线，可寻址的存储空间为220=1MB每个存储单元的地址均为20位地址范围为：00000H--0FFFFFH存储器中数据的存储方式

3CH……0DH3AH……5EH32H…0000H0B06H0B07H3A00H3A01H存储单元地址存储内容

存储内容的表示：

（30B07H）=3AH存储单元地址23022H30B06H30B07H43A03H43A04H字节数据与字数据存储在一个存储单元中的数据称为字节数据字节数据的存储：按顺序存放其存储单元的地址，叫做该数据的存储地址需要存储在相邻两个存储单元中的数据称为一个“字”，叫做字数据字数据的存储：低字节存于低地址单元，高字节存于高地址单元存放该字数据低字节的存储单元的地址，叫做该字数据的存储地址存储器中字数据的存储方式

3CH……0DH3AH……5EH32H…0000H0B06H0B07H3A00H3A01H存储单元地址存储内容存储内容的表示：

（30B06H）=3A0DH存储单元地址低字节高字节23022H30B06H30B07H43A03H43A04H规则字与非规则字存放一个字的低字节地址如果是偶数地址，则称为“规则字”存放一个字的低字节地址如果是奇数地址，则称为“非规则字”存取“规则字”与“非规则字”所使用的总线周期数不同2.28086/8088的存储器组织在8086系统中，将其可寻址的1MB存储器分为两个512KB的存储体；即奇地址存储体和偶地址存储体，各为512KB8086存储器的分体结构◆奇地址存储体与系统高8位数据总线相连，偶地址存储体与系统低8位数据总线相连◆读/写偶地址体时，数据从低8位数据总线上传送◆读/写奇地址体时，数据从高8位数据总线上传送◆奇偶存储体的选择由BHE信号和A0决定(SEL为片选信号)8086存储器的分体结构8086存储器的分体结构8086CPU是按16位结构设计，可以通过两个存储体直接读/写一个字数据；也可以只从一个存储体中读/写一个8位的字节数据。SEL为奇偶地址存储体的“片选”信号。奇偶地址存储体的选择由BHE信号和A0决定。所以读/写字数据或字节数据就会有几种不同的情况。读/写一个字节数据：如果BHE=1，表示要读/写偶地址存储体，发送偶地址；此时A0=0，通过DB0--DB7

将数据送出如果BHE=0，表示要读/写奇地址存储体；发送奇地址；此时A0=1，通过DB8–DB15

将数据送出读/写偶地址字节读/写奇地址字节8086存储器的分体结构读/写一个规则字数据：▼该字数据的地址是从偶地址开始的；发送该字数据的地址（一定是偶地址A0=0），同时令信号BHE=0，则只须执行一个总线读/写周期，便可一次完成对该字的读/写操作

低位数据线上读写低字节数据高位数据线上读写高字节数据8086存储器的分体结构A0操作所用的数据总线00存取规则字（从偶地址开始读/写一个字）AD15~AD010从偶地址内存单元或I/O端口读/写一个字节AD7~AD001从奇地址内存单元或I/O端口读/写一个字节AD15~AD80110从奇地址开始读/写一个非规则字第一总线周期高8位数据有效AD15~AD8AD7~AD0第二总线周期低8位数据有效8086存储器的分体结构读/写一个字：▼若该字单元地址是从偶地址开始的，则只须执行一个总线读/写周期，便可完成对该字的读/写操作(规则字)▼若该字地址从奇地址开始，则CPU需要执行连续的二个总线读/写周期，才能完成对该字的读/写(非规则字)

▼第一次取奇地址体上数据

▼第二次取偶地址体上数据8086存储器的分体结构存储器的分段和物理地址的形成8086/8088

的地址总线（AB）为20位

∴寻址范围是220=1MB个存储单元

8086/8088的寄存器、ALU都是16位，送出的也只能是16位的地址数据

∴最多表示216=64KB个地址编号就是说：16位的寄存器和ALU不能存放和直接处理20位的数据

存储器的逻辑分段CPU对存储器实行“分段”管理即将存储空间分为若干逻辑段，每个逻辑段长度≤64KB；16位的总线足可管理和标记它实际地址用段的基本地址（段基址）加该存储单元在该段中的相对位置（偏移地址）共同表示存储器的逻辑分段逻辑段的划分原则上不受限制各段之间可连续、可分开、可部分重叠、还可完全重叠但要求：段的分配只能从地址低4位均为0的内存单元开始存储器分段高地址低地址段基址段基址段基址段基址最大64KB，最小16B段i-1段i段i+1存储器分段存储器分段的意义扩大了CPU的寻址范围实现了信息按不同类型的分段存储段首地址、段地址和偏移地址60002H00H12H60000H0000段基地址（16位）段首地址××ו••×××偏移地址=0002H每段都从低4位为0的存储单元开始段首地址的高16位称为段基地址，存放在某个段寄存器中，段内偏移地址为相对于段首地址的偏移量物理地址与逻辑地址物理地址：存储单元所具有的实际地址由20位二进制代码构成逻辑地址：在程序中（指令中）使用的地址由两部分构成段基地址：偏移地址物理地址=段基地址×10H+偏移地址存储单元实际地址CS,DS,SS,ES之一指定IP,SP或按指令寻址方式得到的偏移量（20位）（16位）（16位）物理地址的形成例：假设（DS）=3200H若指令中给出的偏移地址：

1050H物理地址=3200H×10H+1050H=33050H逻辑地址到物理地址的变换BIU中的地址加法器，实现从逻辑地址到物理地址的变换左移1位例在内存中某数据区内，连续存放27个字。首字的存储地址为BA00H：1BA0H。计算该数据区的首末存储单元的物理地址首地址为：BA00H*10H+1BA0H=BBBA0H末地址为：BBBA0H+35H(27*2-1)=BBBD5H最后一个字的存储地址=BBBD5H-1H=BBBD4H段寄存器存储段的基地址

指令的物理地址=(CS)×10H+(IP)

操作数的物理地址=(DS)×10H+偏移地址或=(ES)×10H+偏移地址（偏移地址由指令寻址方式确定）

堆栈操作的物理地址=(SS)×10H+(SP)物理地址计算中段寄存器的作用

8086/8088的I/O组织CPU与外部设备通过I/O接口芯片连接每个I/O接口芯片上都有一个或几个端口一个端口往往对应于芯片上的一个或一组8位的寄存器；两个相邻的8位端口可以组合成一个16位端口每一个8位的端口都具有一个编号，端口编号具有唯一性；也称为端口地址外部设备与接口相连接，并通过具体的端口地址和总线与CPU最终连接接口与端口接口是一种数据设备和另一个数据设备连接的设备，是一个电路结构的芯片，表达一个CPU与外设的连接的笼统的硬件概念端口是CPU管理的概念，端口是接口里的一个寄存器，一个接口可以有多个端口，表现为接口技术中面向编程的具体的逻辑概念；数据的传送交换通过端口实现接口与端口问题示意端口30B0H端口30B1H端口50A0H端口50A1H端口41C0H端口41C1HCPU打印机显示器外设8086/8088的I/O组织

接入的外部设备，通过接入端口地址区分

8086/8088采用独立编址方式访问I/O端口

8086/8088CPU使用(低)16位地址线寻址I/O端口，最多可达64K个端口地址；可访问64K个8位(字节数据)的端口若访问16位的I/O端口时，最多可达32K个（与内存访问字数据相似，一个16位端口需使用两个端口地址编号）将在第6章介绍“接口”的相关知识和应用方法小结—8086/8088CPU的特点16位（8位）数据总线；20位地址总线由EU和BIU两个部件组成；并行工作存储器实行“分段管理”，扩大了寻址范围，实现了信息分类存储I/O独立编址支持多处理器系统8080是IBMPC的主处理器；非常典型的微型计算机8086/8088的工作模式和引脚功能主要内容：8086/8088的引脚和功能

8086/8088的两种工作模式认识8086/8088CPU40引脚双排直插式8086CPU与8088CPU(最小模式)8088CPU8088CPUBHE几个问题通过引脚，CPU与外界进行信息交流传送的信号包括数据信号、地址信号、控制操作信号和电源时钟信号复用传送与单一传送双向传送与单向传送双态信号传送与三态信号传送一应一答信号CPU两种工作模式及公用引脚8086/8088CPU均有40条引脚8086/8088CPU有最小模式和最大模式两种工作模式，以满足不同的应用和用途除公用引脚外，不同工作模式下的引脚的功能作用有所不同2.48088的工作模式和引脚功能8088引脚图时钟信号输入端，与8284A时钟发生器相连接引脚1和引脚20：接地端引脚40：电源输入端AD7

～

AD0

：地址/数据复用线

A15

～

A8

：高8位地址线A19/S6,A18/S5,A17/S4,A16/S3：地址/状态复用线

S6

：始终为低，指示当前CPU与总线是连接的

S5

：指示中断允许标志位的状态，1为允许中断，反映IF的状态

S4和S3

：共同指定哪个段寄存器当前正在被使用BHES4S3含义

00当前正在使用ES01当前正在使用SS10当前正在使用CS或正响应中断、进行I/O操作而未使用段寄存器

11当前正在使用DS2.48088的工作模式和引脚功能公用引脚NMI：非屏蔽中断请求信号,上升沿触发；非屏蔽中断是不能由软件加以屏蔽的中断，CPU必须在执行完当前指令后立即响应INTR：可屏蔽中断请求信号，高电平有效；只有当IF为1时，才响应该中断RESET：复位信号,当其有效时，CPU结束当前操作，三态输出线浮空，非三态线置为无效，对DS,SS,ES,IP及标志寄存器清零，将CS置为FFFFH，IP置为0000H。CPU从内存地址为FFFF0H处开始执行程序；一般情况下，在FFFF0H处放有一条JMP指令，将转到系统启动程序入口处，系统将自动启动。（详见复位时序）READY：准备就绪信号,一般由存储器或I/O端口送来,当其有效,表示数据已经准备好，可进行数据传送；若为低,表示未准备好，需插入等待状态Tw，CPU将继续等待RD：读控制,低有效,表示CPU正进行存储器读或I/O输入TEST：测试信号(输入),本信号与WAIT指令结合起来使用,执行WAIT指令时,CPU等待,直到TEST有效,CPU结束等待,执行下面指令CPU的最小模式（组态）系统中只有一个微处理器8086/8088所有总线的控制信号都由8086/8088产生存储容量较小所要连的I/O端口不多总线控制逻辑电路被减到最小该模式适用于较小规模的系统应用MN/MX引脚接到+5V时，设置为最小模式CPU在最小模式下的典型配置IO/M：存储器与IO控制信号，低电平时表示CPU与存储器进行数据交换；高电平时表示CPU与I/O进行数据交换；DMA传送时，IO/M置为高阻WR：写信号，低有效，表示CPU正处在存储器写或I/O写INTA：中断响应信号，低电平有效，表示CPU将响应中断ALE：地址锁存允许信号，高电平有效,有效时将地址信号锁存到地址锁存器中，实现“地址/数据”的复用

对应最小组态的引脚BHE

HOLD：为总线保持请求信号，表示系统中其他总线控制部件（如DMA）向CPU发出的请求占用总线的申请信号

HLDA：为总线保持响应信号，表示对总线使用权的响应信号

DT/R：为数据发送/接收信号，用于控制数据的传送方向，高电平为数据发送；低电平为数据接收

DEN：为数据允许信号，表示CPU已经准备好接收或发送数据

SSO：为系统状态信号,它与IO/M和DT/R一起反映当前总线周期的操作状态对应最小组态的引脚IO/M DT/R SSO

性能

10 0发出中断响应

1 0 1读I/O端口

1 1 0写I/O端口

1 1 1 (cpu与外界通信)暂停

0 0 0 取指令

0 0 1 读内存

0 1 0 写内存

0 1 1 无源状态对应最小组态的引脚CPU的最大模式系统中有一个或多个微处理器；其中8086/8088为主处理器，其他的处理器为后援（协）处理器构成较大规模的应用系统MN/MX引脚接地，CPU即被设置为最大模式最大模式下总带有一个总线控制器8288；总线的控制信号由CPU和8288共同产生8288的基本作用是替代CPU的总线控制功能；使总线控制的能力更强大；输入的是CPU送出的“状态”；而输出的是“控制信号”CPU在最大工作模式下的典型配置S2S1S0

总线周期状态信号，8288根据他们的状态信息，发出对存储器和I/O的控制命令S2 S1 S0

性能

0 0 0 发出中断响应

0 0 1 读I/O端口

0 1 0 写I/O端口

0 1 1 暂停

1 0 0 取指令

1 0 1 读内存

1 1 0 写内存

1 1 1 无源状态对应最大组态的引脚该部分总线控制命令将来均由8288产生BHE对应最大组态的引脚2.48088的工作模式和引脚功能

RQ/GT0：总线请求/总线请求允许

RQ/GT1：总线请求/总线请求允许供CPU以外的两个协处理器用来发出使用总线的请求以及接收CPU对请求的回答；其中RQ/GT0的优先权高于RQ/GT1对应最大组态的引脚LOCK：总线封锁信号,当其有效时,别的总线主设备不能占用总线；为CPU独占QS1,QS0：指令队列状态信号,意义如下:QS1QS0

00无操作

01从指令队列中第一字节中取走代码

10队列空

11除取走第一字节外,还取走了后续字节中的代码BHE8088与8086引脚的区别8086BHEA8-A15引脚内容的小结复用传送与单一传送双向传送与单向传送双态信号传送与三态信号传送传送地址信号传送数据信号传送控制操作信号传送电源与时钟信号控制数据传送控制中断的请求与响应系统的工作状态信号引脚信号的图示与CPU有关的其他芯片8087数据协处理器协助主CPU专司数据处理8089I/O协处理器协助主CPU专司I/O处理8288总线控制器产生控制信号8286数据收发器双向收发数据8284A时钟发生器产生恒定的单向脉冲信号8282地址锁存器将地址锁存,实现引脚复用今后还将涉及更多的芯片8086/8088的操作及其时序主要内容：

总线周期的概念最小模式下的8086/8088时序最大模式下的8086/8088时序中断响应周期时序

8088的复位时序总线周期、时钟周期的概念8284A脉冲发生器提供一个频率固定的时钟信号CPU将在其控制下，有节拍的工作，一步一步地完成各种操作时钟周期T：两个时钟脉冲信号上升沿（或下降沿）之间的时间间隔它是频率的倒数：T=1/F一个时钟周期又称为一个T状态时钟频率(Hz) 一个T状态时间

5M 200ns(0.2μs)50M 20ns(0.02μs) 100M 10ns(0.01μs) 200M 5ns(0.005μs)总线周期、时钟周期的概念典型数据：8284A的频率为5MHz，时钟周期为200ns指令周期：CPU执行一条指令所需的时间 不同指令的指令周期是不同的 最短指令:寄←寄,只需要2个时钟周期 最长指令:16位乘、除，约需200个时钟周期总线周期、时钟周期的概念总线周期、时钟周期的概念总线周期—CPU完成一次访问内存(读内存或写内存)或I/O端口操作所需要的时间 分为总线读周期和总线写周期 每个总线周期通常包含4个T状态

分别标记为T1、T2、T3、T4CPU在每个时钟周期内完成的基本操作是不同的，而且是固定的总线周期、时钟周期的概念等待周期（TW状态）：由于CPU与内存或I/O端口的速度不匹配，将造成CPU等待存储器，等待时间由一个或多个T组成。空闲周期（TI状态）：由于没有后续的指令操作，将造成总线的空闲时间；由一个或多个T组成最小模式下的8088时序总线操作包括总线读操作和总线写操作： 读操作是指CPU从存储器或I/O端口读取数据写操作是指CPU把数据写入到存储器或I/O端口时序是指CPU各引脚信号在时间上的关系，或称是各操作步骤与时钟脉冲信号的对应关系不同的操作对应不同的时序：总线读周期时序总线写周期时序中断时序复位时序讨论问题阅读分析时序，首先应弄清楚将涉及的操作内容和操作步骤(以读周期为例)确定操作的对象（内存或I/O端口）确定操作类型（读或是写）确定数据的存放地址(首先传送地址)由于复用，地址需要存放起来确定总线腾空，应确认是否允许读、允许传递确认内存(或IO)准备好数据，并放在数据总线上最后由CPU取走数据，完成总线读周期操作最小模式下8088的读周期时序最小模式下8088的读周期时序分析T1状态：①IO/M变低表示存储器读,变高表示I/O读②给出地址,若为存储器给出20位地址,若为I/O端口,给出低16位地址(高4位地址线A19～A16为低电平)③ALE变为有效,将复用线上的地址锁存起来④DT/R变低,表示CPU读最小模式下8088的读周期时序分析T2状态：

①A19/S6～A16/S3

引脚输出状态信号S6～S3

②AD7～AD0转为高阻

③RD变低,允许读出

④DEN变低,允许数据传送最小模式下8088的读周期时序分析经过译码找到指定的存储单元或I/O端口,经过一段时间的准备,指定单元内容就会出现在AD7～AD0上；T3将完成此事

CPU在T4下降沿采样数据线,获取数据；同时RD和DEN为高电平，停止读数据和停止传送最小模式下8088的读周期时序分析★若内存或I/O端口不能及时准备好数据或未送达数据总线，将通过8284A送出一个低电平的REDAY给CPU★CPU会在T3的前下降沿采样READY信号★如采到低电平的READY,将在T3和T4之间产生一个或几个Tw★CPU会在每个Tw的前下降沿再次采样READY,直到采到高电平(已准备就绪)★CPU会在T4的前下降沿取走数据最小模式下8088的读周期时序分析插入TW状态的存储器读周期空闲周期总线周期是一个接着一个执行的如果在上一个总线周期之后，不立即执行下一个总线周期，或者当指令队列是满的，执行部件EU又没有访问总线的要求，这时BIU就处于空闲状态空闲状态，可以包含一个或几个时钟T周期

最小模式下8088的写周期时序8088的写周期时序也由4个T状态组成,与读周期时序具有类似的情况

不同点为:①当A7～A0被锁存后,在T2状态CPU要把写入的数据放至AD7～AD0上②因为是写入，故在T2用WR来代替RD③DT/R应为高电平,表示发送同样当与CPU速度不匹配时,亦可插入Tw

最小模式下8088的写周期时序

最小模式下8088的写周期时序◆与最小模式下的读/写操作时序一样，最大模式下的基本总线周期也是由4个T状态组成◆所不同的是：最大模式下的时序，除了CPU有关的引脚信号外，还特别考虑了总线控制器8288所产生的有关控制信号

最大模式下的8088时序总线控制器82888288的框图如图所示：

8288的引脚图总线控制器8288状态信号输入:状态输入信号S2、S1、S0由8088送来总线控制器8288接收8088发出的S2、S1、S0

后，发出相应的总线命令信号状态输入信号S2、S1、S0的组合所代表的总线周期及对应的命令输出如P38中的表2-3所示

总线控制器8288从表中关系不难看出,除S1=S0=1外 可用S2来区分是对I/O端口还是对内存进行操作

S1=0为读操作，S1=1为写操作

总线控制器8288控制信号输入CLK—时钟信号；与CPU使用相同时钟，同步CEN—命令允许信号；无效时，所有命令信号以及DEN和PDEN均呈高阻状态AEN—地址允许信号；用于多总线结构，控制多总线的同步IOB—总线方式控制信号；低电平时8288工作于系统总线方式；高电平时为I/O总线方式总线控制器8288命令信号输出:

总线控制器8288接收CUP送来的状态信号S2、

S1

、S0

后，发出相应的命令信号，以实现对存储器和I/O接口的读/写操作 命令信号都是低电平有效

总线控制器8288控制信号输出:

总线控制器8288的输出控制信号包括：

ALE为地址锁存允许信号

DEN为数据总线允许信号

DT/R为数据发送/接收信号

MCE/PDEN具有两种功能：当8288为系统总线方式，用MCE作为主级联允许