数字电子技术（第五版）课件 4.3.1 加法器及其应用_第1页
数字电子技术（第五版）课件 4.3.1 加法器及其应用_第2页
数字电子技术（第五版）课件 4.3.1 加法器及其应用_第3页
数字电子技术（第五版）课件 4.3.1 加法器及其应用_第4页
数字电子技术（第五版）课件 4.3.1 加法器及其应用_第5页
已阅读5页，还剩15页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

课程名称

数字电路与

逻辑设计第四章组合逻辑电路组合逻辑电路分析组合逻辑电路设计常用中规模组合部件原理与应用组合逻辑电路中的竞争和冒险组合逻辑电路分析组合逻辑电路设计常用中规模组合部件原理与应用组合逻辑电路中的竞争和冒险4.3常用组合逻辑部件的原理和应用常用的中规模组合逻辑部件品种比较多。主要有

全加器译码器多路选择器多路分配器数据比较器奇偶校验电路等。4.3.1半加器与全加器1.半加器设计ABSCi+100011011不考虑低位来的进位的加法，称为半加。

例如：最低位的加法就是半加。完成半加功能的电路称为半加器。&=10

01

01

00

1全加器及其应用2.全加器设计Ai

Bi

Ci-1Ci+1Si000001010011100101110111考虑低位来的进位位的加法，称为全加。

除最低位之外的加法都是全加。

实现全加的电路称为全加器。0001011001101011全加器及其应用Ai

Bi

Ci-1Si

Ci+1000000011001010011011001010101110011111

1全加器逻辑符号n位全加器进位方式：串行进位：超前进位：每一位的进位送给下一位的进位输入端，高位的运算必须等到低位的加法运算完成之后才能正确进位。逻辑电路较简单，但速度较慢。

四位串行进位加法器74LS83各位的进位都可以同时产生，这样每位的运算不必等到低位的加法运算结果。从而提高运算速度。四位超前进位加法器74LS283四位串行进位加法器全加器及其应用四位全加器进位进位进位进位全加器及其应用3.全加器的应用全加器还可以用于其它方面，例如：

二进制的减法器

乘法运算

BCD码的加、减法码组比较、变换奇偶校验……等等。全加器及其应用例4.3.1：试用全加器构成二进制减法器。解：利用“加补”的概念，即可将减法用加法来实现。0111-0101=0010；

“1”0101补码为1010+1=1011；0111+1011=10010B3B2B1B0A3A2A1A0全加器及其应用例4.3.2：试用全加器构成二进制的乘法功能。解：以两位二进制数相乘为例进位位进位位全加器及其应用&&&&&&&&&&&&MLN∑∑全加器及其应用例4.3.3试用四位全加器构成一位8421码的加法电路。5+380101+001110008+5131000+010111018+9171000+1001

100018421BCD码逢十进一四位二进制逢十六进一判9电路和数>9时，对结果加（0110）和数≤9时，对结果加（0000）解：两个8421码相加仍旧是一个8421码。0001001100010111全加器及其应用0001111000120113111511101410S3S2S1S0设和位为：C4

S3

S2

S1

S0F全加器及其应用例4.3.4试采用四位全加器完成8421BCD码转换为余3代码。解：8421BCD码加0011即得余3代码，其转换电路为：全加器及其应用例4.3.5用全加器实现两位8421BCD码转换为自然二进制码。其中B为二进制的数符（0,1），下标为权值解：

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论