知识资料第十八章集成逻辑门电路(二)(新版)

朽木易折，金石可镂。千里之行，始于足下。第页/共页三态门在计算机总线结构中有着广泛的应用。图（a）所示为三态与非门组成的单向总线，可实现信号的分时传送。图（b）所示为三态非门组成的双向总线。当EN＝1时，G1正常工作，G2为高阻态，输入数据DI经G1反相后送到总线上；当EN＝0时，G2正常工作，G1为高阻态，总线上的数据DO经G2反相后输出，这样就实现了信号的分时双向传送。三态门组成的总线（a）单向总线（b）双向总线18.3CMOS集成门电路18.3.1CMOS门电路1.CMOS非门CMOS逻辑门是用绝缘栅场效应管制作的逻辑门，在CMOS逻辑电路中，均使用增强型MOS管，N沟道增强型管，在分析电路时可以认为，只要它的栅极电平为“1”（即）它就饱和导通，栅极电平为“0”它就处于截止状态；P沟道增强型管，在分析电路时可以认为，只要它的栅极电平为“0”（即）它就饱和导通，栅极电平为“1”它就处于截止状态，，当输入=1时，饱和、截止，若把饱和管看作导线，则输出就是低电平，因而；当=0时，截止、导通，若把看作导线，则将高电平引到输出端，因而，这个功能正是非门的逻辑功能，即。若电源为时，输出，。既有P沟道MOS管又有N沟道MOS管，我们把这类电路称为CMOS逻辑电路。顺便说明一点：仅由P沟道MOS管构成的集成电路叫PMOS；仅由N沟道MOS管构成的集成电路叫NMOS，后两种集成电路固然制作时容易一些，但性能要比CMOS集成电路差，因而目前人们大都使用CMOS。因为CMOS集成电路的工作电源取值在3～20V之间，故输入电平和输出电平图增强型MOS符号及非门逻辑2.CMOS与非门CMOS“与非”门电路如图所示图CMOS与非门驱动管和都导通，电阻很低；而负载管和为P沟道增强型管，两者并联。负载管整体与驱动管相串联。其逻辑功能：。3．CMOS或非门CMOS“或非”门电路如图所示图CMOS或非门驱动管和为N沟道增强型，两者并联；而负载管和为P沟道增强型，两者串联。其逻辑功能：18.3.2CMOS传输门CMOS传输门电路CMOS传输门电路CMOS传输门电路如图（a）所示，它由NMOS管T1和PMOS管T2并联而成。两管的源极相联，作为输入端；两管的漏极相联，作为输出端（输入端和输出端可以对调）。两管的栅极作为控制极，分离加一对互为反量的控制电压C和举行控制。可知，CMOS传输门的开通和关断取决于栅极上所加的控制电压。当C为“1”（为“0”）时，传输门开通，反之则关断。图（b）为传输门的图形符号。表TTL和CMOS两种集成逻辑门电路的参数电路参数系列名称TTLCMOS7474S74LS74AS74ALS400074HC74HCT输入电流和电压IIH（max）/mAIIL（max）/mAUIH（min）/VUIL（max）/V0.04-1.62.00.80.05-2.02.00.80.02-0.42.00.80.2-2.02.00.80.02-0.12.00.80.1-0.1×10-33.51.00.001-0.1×10-33.51.00.001-0.1×10-32.00.8输出电流和电压IOH（max）/mAIOL（max）/mAUOH（min）/VUOL（max）/V-0.4162.40.4-1202.70.5-0.482.70.5-2202.70.5-0.482.70.5-0.510.514.90.05-444.90.1-444.90.1电源电压VCC或VDD55555555平均传输延迟时光tpd/ns103101.52.5451010每门功耗P/mW10192201.55×10-31×10-33×10-3因为同一类型产品性能相差较大,故表中提供的参数仅供参考。例题1在图P1（a）、（b）两个电路中，试计算当输入端分离接0V、5V和悬空时输出电压的数值，并指出三极管工作在什么状态。假定三极管导通以后≈0.7V，电路参数如图中所注。P1P1[解]（a）当输入端悬空时，=-10V，三极管处于截止状态，=10V。当输入端接时，可利用戴维宁定理将接至基极与发射极间的外电路化简为由等效电压和等效电阻串联的单回路，如图A2.1（a）所示。其中，若=0V，则=-2.03V，故三极管处于截止状态，。若=5V，则=1.95V，而临界饱和基极电流，可见，三极管处于饱和导通状态，。（b）当输入端悬空时，用戴维宁定理可将接至基极与发射极间的外电路等效地化成由和串联的单回路，如图A2.1（b）所示。其中，。所以，故三极管处于饱和导通状态，。当输入端接有时，仍将接到基极与发射极间的外电路简化为与串联的形式，如图A2.1（c）所示。其中，若＝0V，则三极管截止，。若=5V，则，。可见三极管饱和导通，。[2]在图P2.电路中、和C构成输入滤波电路。当开关S闭合时，要求门电路的输入电平