数字电路与逻辑设计第05章：触发器

第5章触发器（FlipFlop）

（1）掌握描述触发器逻辑功能的各类方法。（2）掌握基本SR触发器的结构、工作原理。（3）了解边沿DFF、边沿JKFF的工作原理。（4）掌握各种触发器的逻辑功能及其应用。（5）掌握触发器功能转换方法。5.1概述

通常用Q端的状态代表触发器的状态：一个或多个输入图5.1.1触发器的框图FQQ触发器(FlipFlop)是能存储一个“0”或“1”的基本存储单元电路，可用“FF”或“F”表示。两个互反的输出Q=0、Q=1的状态称0状态，Q=1、Q=0的状态称1状态。触发器的两个基本特点：1）一定的输入信号可以使触发器置于“0”态

或“1”态。2）去掉输入信号以后，触发器的状态能长期

保存，直至有新的输入信号使其改变状态为止，即通常所说的触发器“有两个稳态”。触发器的分类：1.按触发是否受控于时钟脉冲(CPClockPulse)(1)异步触发器（基本触发器）(2)同步触发器（时钟触发器）不用CP，异步工作。用CP，同步工作。2.按实现的逻辑功能(3)JKFF(1)SRFF(2)DFF(4)TFF(5)T'FF基本SRFF:也称直接置“1”置“0”触发器、

SR锁存器等。5.2基本SRFF(SDRDFF)

1）与非门构成的基本SRFF（需掌握）2）或非门构成的基本SRFF(不讲)1.电路构成5.2.1与非门构成的基本SRFFQSD&G1&G2QRD输入端直接置1端；直接置位端；SDRD直接置0端；直接复位端。Q端代表触发器的状态。输出端信号输入端，低电平有效。图5.2.1与非门构成的基本SRFF逻辑符号QQSDRD(b)曾用符号(c)国标符号QQSDRDRS2.逻辑功能

(1)现态(当前状态)：

接收信号时的状态，用Qn表示。(2)次态(下一状态)：

接收信号后状态，用Qn+1表示。现态和次态的概念：(a)逻辑电路QSD&G1&G2QRD

置“0”

置“1”

保持不允许（不定）逻辑功能：QSD&G1&G2QRD10101）置“0”QSD&G1&G2QRD01012）置“1”QSD&G1&G2QRD113）保持QSD&G1&G2QRD004）不允许（不定）(1)现态(当前状态)：

接收信号时的状态，用Qn表示。(2)次态(下一状态)：

接收信号后状态，用Qn+1表示。现态和次态的概念：逻辑功能的表示方法：1）状态转移表

状态转移真值表的简称，也叫特性表。000001010011101100111110110001逻辑功能不允许（不定）置“1”置“0”保持2）功能表也称真值表、状态表。不允许（不定）置“1”置“0”保持逻辑功能图5.2.2求次态方程的卡诺图

0100111××010110100SDRDQn3)次态方程（状态方程、特征议程）

次态方程如下：000001010011101100111110110001Qn+1=SD+RDQn

SD+RD=1(约束条件)4)状态转移图

0SD=1RD=

1SD=

RD=1SD=1RD=0SD=0RD=1(5)激励表（驱动表）

将状态转移图中的各种状态转移和所需的输入条件以表格形式表示。

状态转移输入条件QQSD×××RD×××6)波形图（时序图）5.1

基本触发器的逻辑符号与输入波形如图P5.1所示。试作出Q、Q的波形。SDRDQQ××××××××××激励输入:也叫数据输入。5.3钟控电位触发器（钟控触发器）

时钟脉冲(CP)输入：也叫触发输入、控制输入。所谓钟控触发器，是在基本触发器的基础上增加一个触发控制电路，并使用激励输入和时钟脉冲输入两种输入信号。前者决定触发器转移到什么状态，后者决定转移的时刻。CP=0时，触发器状态不变；CP=1时，S、R的变化可以决定触发器的状态。TCP的波形5.3.1钟控SRFF(SR锁存器)

(a)逻辑图SRCP触发方式：电位触发方式（高电平触发）(a)逻辑图SRCP次态方程：CP=0时，Qn+1=Qn

Qn+1=S+RQn

SR=0CP=1时，SCPRQQ1S1RC1(c)国际符号表5.3.1钟控SRFF功能表0

1001011111100

1表5.3.2钟控SRFF激励表状态转移输入条件波形图：QQCP×R×S基本SRFF与钟控SRFF的比较：SCPRQQ1S1RC1基本SRFFQQSDRDRS钟控SRFF注意：1）触发方式不同；

2）有效电平不同。二、钟控DFF(D锁存器)1.电路构成

(a)逻辑图(b)曾用符号DCPQQ(c)国际符号DCPQQ1DC1CP=0时，Qn+1=Qn

CP=1时，Qn+1=D2.逻辑功能(1)次态方程(2)功能表和激励表表5.3.3功能表0

10111表5.3.4激励表状态转移输入条件1）采用电位触发时，应把输入数据信号的变化安排在非有效电平期间。5.3.3钟控触发器的触发方式与空翻钟控触发器的触发方式：存在空翻现象，即在一个CP周期内触发器的状态发生了两次或两次以上的变化。是电位触发方式。可以是高电平触发或低电平触发。钟控触发器的缺点：如何克服空翻现象？可以是上升沿触发或下降沿触发。2）采用边沿触发方式。5.4常用触发器是无空翻的触发器。是边沿触发方式。

5.4.1维持阻塞型DFF5.4.3(2)负边沿JKFF5.4.4TFF和T’FF(a)逻辑图

(c)国标符号

5.4.1维持阻塞型DFF(正边沿触发FF）不管D1、D2、CP处于何种状态，Q=1；不管D1、D2、CP处于何种状态，Q=0。SD：

异步置1端异步置0端RD：触发CP↑到时，CP↑未到时，

Qn+1=Qn

保持假设D1·D2=D，

SD=1，RD=1。

维0线阻1线维1线阻线0维阻DFF通过维持线和阻塞线的作用，实现了上升沿触发，有效地避免了空翻。3.功能描述(1)次态方程：Qn+1=[D]·CP

(2)功能表

表5.4.1维阻DFF功能表

D

CP

功能名称

11010

同步置“0”1

同步置“1”01φ

φ

1

异步置“1”10φ

φ

0

异步置“0”1

1

φ

0

nQ

保持

1111(3)激励表

表5.4.2维阻DFF激励表

nQ

1+nQ

D

0

0

0

0

1

1

10

0

11

1

(4)波形图RDCPSDDQ图5.4.2DFF的波形图动态特性不讲。5.4.2主从SRFF（不讲）5.4.3JKFF1）主从JKFF

（不讲）

2）负边沿JKFF

P118负边沿JKFF：

利用门的传输延迟时间构成的负边沿触发器如图所示（略）。负边沿JKFF的国标符号(1)次态方程

Qn+1=[JQn+KQn]·CP(2)功能表JKCP功能名称0011不允许1001异步置“0”0110异步置“1”1100保持110101置“0”111010置“1”1111翻转(3)激励表

JK000

011

10

111

0(4)波形图

小结本次课所讲的几种触发器:

(1)SRFF(2)DFF(3)JKFF写出下图所示电路的状态方程:写出下图所示电路的状态方程:写出下图所示电路的状态方程:写出下图所示电路的状态方程:例:如图所示各边沿触发器，起始状态均为“0”，已知A、B、CP波形，对应画出Q端的波形。例:

JK触发器及CP、A、B、C的波形如图所示，

设Q的初始态为0。请画出Q点的输出波形。作业题5.35.85.135.1四、TFF和T

FF翻转触发器TFF

当T=1时，每来一个CP的上升沿或下降沿，

触发器的输出就翻转一次；当T=0时，触发器的状态保持不变。

T

FF

使TFF的激励信号T固定为“1”，则该触发器

每收到一个CP的上升沿或下降沿，触发器

的输出就翻转一次；TFF和T

FF可以方便地利用JKFF或DFF构成。1.TFF

TCPQQ(a)逻辑符号(1)下跳沿触发(b)功能表和次态方程(c)实现电路(2)上升沿触发逻辑符号：(e)波形图(f)实现电路2.T´FF(1)下降沿触发(g)逻辑符号(h)功能表和次态方程↓0(i)实现电路(2)上升沿触发

逻辑符号：(k)波形图（上升沿触发）(l)实现电路TCPQQ小结TFF:

当T=1时，每来一个CP的上升沿或下降沿，

触发器的输出就翻转一次；当T=0时，触发器的状态保持不变。

TFF的实现：小结T

FF：

使TFF的激励信号T固定为“1”，则该触发器

每收到一个CP的上升沿或下降沿，触发器

的输出就翻转一次。T’FF的实现：思考:将JK触发器转换成T′触发器有几种方案?

请画出连接图。

CP1C11K1JCPC11K1J

CPC11K11J

CP1C11K1J5.6触发器逻辑功能的转换一、转换模型

激励输入激励输入转换逻辑原触发器CPQQ图5.6.1触发器转换模型二、公式法转换步骤：（1）写出已有触发器和待求触发器的特性方程。（2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。（3）比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。（4）根据转换逻辑画出逻辑电路图。转换方法：利用令已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑。例5.6.1

试将JKFF转换成DFF。解：令新老触发器的次态方程相等，则有注意：如果老触发器是一个SRFF，则在设计出转换逻辑后，应检查由所设计的转换逻辑提供的S、R是否能满足老触发器的约束条件。111110001000Qn+1DQnJK00ØØØØ11JKFF激励表（老触发器）

DFF状态表（新触发器）

表5.6.1例5.6.1的综合表三、列表图解法例5.6.1

试将JKFF转换成DFF。解:(1)列综合表，如下所示：111110001000Qn+1DQnJK00ØØØØ11111110001000Qn+1DQnJK00ØØØØ11ØØ010011DQnK=D

100Ø0Ø11DQnJ=D

(2)作卡诺图：(3)画实现图：K=D

J=D

本章题型小结

分析题（列真值表、确定特征方程）

5.3

5.4

5.5

5.6

画波形

5.1

5.2

5.75.85.10

5.19设计类

5.20

5.215.3QRD≥1G1≥1G2QSDØ11110001Qn00Qn+1SDRD(1)列真值表如下

ØØ1110010010110100SDRDQn(2)求特征方程SDRD=0

Qn+1=SD+RDQnSD、RD高电平有效QA&G1≥1G2QB5.4111Qn10101100Qn+1AB(1)列真值表如下Qn+1=A+B+Qn(2)求特征方程对A、B的取值无约束条件。

111011111010110100ABQn5.6试写出图P5.6各触发器电路的特征方程。(b)特征方程：Qn+1=[Qn]·CP

(c)特征方程：Qn+1=[Qn]·CP

(d)特征方程：Qn+1=[JQn+KQn]·CP(e)特征方程：Qn+1=[Qn]·CP(f)特征方程：Qn+1=[Qn]·CP(g)特征方程：Qn+1=[Qn]·CP(h)特征方程：Qn+1=[1]·CP(a)特征方程：Qn+1=[1]·CP

5.1

基本触发器的逻辑符号与输入波形如图P5.1所示。试作出Q、Q的波形。SDRDQQ××××××××××5.2

图P5.2电路，在开关S由A点拨到B点，再由B点拨回A点过程中，A、B两点电压波形如图中所示。试作出Q和Q端的波形。UA

t

UB

t

UA

t

UB

t

Q

t

t

Q

图P5.25.7维阻D触发器的CP和D信号如图P5.7所示，设触发器Q端的初态为“0”，试作Q端波形。CPDQ5.8

维阻D触发器构成的电路如图P5.8所示，试作Q端波形。CPRDQ解：特征方程为：Qn+1=D=QnQ端波形如图所示。5.10

画出图P5.10中Q端的波形。设初态为“0”。CPQA解：特征方程为：Qn+1=D=Qn⊕AQ端波形如图：5.11画出图P5.11电路Q端的波形。设初态为“0”。=[JQn]·CPQn+1RD=CP·Qn

CPQJRD5.12

画出图P5.12电路中Q1、Q2

的波形。解：特征方程为：=[D]·CP1,Q1n+1Q2n+1=Q1n[]·CP2CP1RDCP2DQ1Q20Q1

、Q2

端波形如下所示。=[D]·CP1,Q1n+1Q2n+1=Q1n[]·CP25.13

画出图P5.13电路中Q1和Q2

的波形。解：特征方程为：Q2n+1=Q1n[]·CP2Q1n+1=Q2n[]·CP1Q1

、Q2

端波形如下所示。Q1RDCP1CP2Q2Q2n+1=Q1n[]·CP2Q1n+1=Q2n[]·CP15.14试作出图P5.14中Q端和Z端的波形。设Q的初态为“0”。CPQn+1=Qn[A⊕]·CPZ

=A·Qn

AQZ5.16试作出图P5.16电路中QA、QB

的波形。ARDBQAQBQAn+1=QBn[]·AQBn+1=QAn[]·B5.17试作出图P5.17电路中Q1、Q2

的波形。Q1n+1=Q1n[]·(CP⊕Q2)Q2n+1=Q2n[]·Q1RDCPCP⊕Q2Q1Q25.18试作出图P5.18电路中Q1和Q2的波形（设Q1和Q2的初态均为“0”，并说明Q1和Q