SoC技术原理与应用

SoC技术原理与应用SoC技术原理与应用1第九章SoC技术的应用与研究展望

主要内容

◆SOC技术应用存在的问题◆SOC技术的主要理论研究问题第九章SoC技术的应用与研究展望

主要内容◆SOC技2

我们已经在前面各章中全面介绍和分析了SoC技术，包括嵌入式系统设计、嵌入式软件开发、VLSI集成电路和IP核的设计、选择与验证、SoC的设计与测试等，同时，结合一个家庭网关SoC芯片实例，采用目前流行的Synopsys和Mentor公司的EDA工具，从系统分析、芯片方案设计到验证，全面展示了SoC芯片的开发过程。从上世纪90年代开始，在短短十多年内，SoC技术在许多行业和产品中得到了成功应用。但是，目前SoC技术仍不成熟，SoC技术的应用与研究还存在一些问题，其昂贵的成本与结果的不确定性令许多工程师望而却步。这些问题的存在阻碍了SoC技术的进一步发展，需要我们继续进行研究和探索。我们已经在前面各章中全面介绍和39.1SOC技术应用存在的问题以超深亚微米工艺、IP核复用与嵌入式软件等为支撑的SoC技术是超大规模集成电路发展的产物，也是二十一世纪集成电路技术发展的重要方向。SoC设计方法与技术是电子领域多学科研究的重点，掌握SoC开发技术对于我国的半导体工业而言，是赶超世界先进技术的突破口，将对我国IT产业的发展起到极大的推动作用，同时，也有助于提高国内研究机构的创新能力和水平，提升我国企业的核心竞争力。在我国SoC技术的应用中，作者感到还存在以下一些问题：9.1SOC技术应用存在的问题以超深亚微米工4（1)政策支持和产业环境主要包含以下两点：●宏观调控，避免地方恶性竞争中国IC产业发展的关键在于改变转移要素，虽然投资转移要素能带动产业短期的发展，但是主导权的旁落与地方恶性竞争，也直接扼杀了产业的未来。转移要素是无法改变的，唯有政府政策上，改变要素所带来的负面影响并对未来的趋势做出相应的对策。一个产业集群，不是简单地引进就能形成的，是由众多的上、中、下游厂商进驻而形成。由于地方主义，各自引进无法形成一个产业集群，而且伤害了产业的发展。因此，政府必须运用宏观调控手段，避免地方恶性竞争，重复性引进。现有的政策，比较偏向于IC制造业。其实IC制造产业和IC设计产业是唇亡齿寒的关系，因此有人认为中国台湾IC制造产业的强大，有一半功劳是属于IC设计（1)政策支持和产业环境5产业的。中国内地IC制造产业若要得到长期稳定发展，必须得到IC设计产业的鼎力相助，方能尽早实现产业升级。同时，在进入SoC时代，在SIP中使用日益普遍的情况下，IC设计业将会进入新的纪元，呈现百花齐放的局面，其产值将会大于IC制造业，成为IC产业的核心。●维护知识产权事实上，在IC领域，侵犯知识产权的事件是层出不穷，如芯片版图的拷贝和电路的反向提取、IP核的盗买与盗卖、IP核的非法破解、算法拷贝等。影响IP推广的关键既不属于技术层面的网站交易机制的设计与运作，也不在于业者本身提供在IPMall上IP的技术层次，而在于厂商之间彼此对于知识产权的尊重及其与其他业者的互信，因为这样的互信与尊重程度可能会影响到参与所投入的IP本身的实用价值以及采购者本身对于此IP的理解与掌握。产业的。中国内地IC制造产业若要得到长期稳定发展，必须得到I6

（2）SoC的定义由于系统大小定义的模糊，对于SoC与其它VDSMIC的划分没有明确的界定，从芯片设计方法和芯片功能的角度，作者认为SoC芯片至少应该包含五个要素：实现系统功能的VLSI、集成了智能的IP核（如MCU、MPU或DSP）、具有较为复杂的软/硬件结构、外部可以对芯片进行编程（或包含多种存储器）和采用VDSM加工工艺。SoC的主要价值在于：提高芯片的性价比和缩短产品的上市周期，因此，从设计上来说，SoC是一个通过IP设计复用达到高生产率的软/硬件协同设计过程。从方法学的角度来看，SoC是一套完整的设计方法学，具有许多不同于一般VLSI设计和测试的特点，包括IP核可复用设计/测试及接口规范、系统芯片总线式集成设计方法学、系统芯片验证和测试方法学。（2）SoC的定义7（3）SoC设计中的多学科交叉问题SoC设计往往需要大量的应用系统知识，今后SoC设计队伍将由系统、软件、信号处理、电路、微电子等多学科交叉人员组成。随着IC技术的进一步发展，更多的系统设计人员将从基于PCB的系统设备设计转入以硅为载体的SoC设计领域，不了解和掌握芯片级核心技术的软件业同样会面临发展空间越来越小的局面。今后的研究中应注意各种新方法、新思维和交叉学科方法的引入，使SoC设计方法学的研究能够在前人工作的基础上取得更深入、更快速的进展（4）人才培养问题目前我国在IC设计使用的EDA工具、采用的加工工艺等方面与国外几乎处于同一水平上，但国内在SoC系统设计、射频IC及IC后端方面的人才非常缺乏，而作为人才培养基地的高校需要加强SoC等相关方面的教育、培养和研究，尽快缩短与国外的差距，同时，要设计出高水平的SoC产品，需要企业研发人员踏实、努力的工作，比国外同行付出更多的汗水。（3）SoC设计中的多学科交叉问题8（5）IP核标准IP核作为构造SoC芯片的重要基础，其标准一直悬而未决（Pending），在实际应用中遇到了诸多问题，但由于其巨大的市场发展潜力，任何一个IC公司都不敢轻言放弃，从产品需求、前端设计到后端生产、制造，全面而深入地对IP核的设计、选择和验证进行研究和设计。根据不同类型IP核的特点，以及SoC应用的需求，用户可以选择合适的IP核集成到自己的SoC设计中，以加快产品的研发进度，缩短进入市场的时间（Time-to-market）。日前在美国加州举行的设计自动化研讨会(DAC)小组讨论的验证专家表示，IP验证对业界提出了巨大的挑战，EDA产业应该制定并采纳面向互用性和兼容性的标准。尽管设计师声称验证时间占用了70%的设计时间，EDA产业仍然将重心放在设计IP而不是验证IP上。许多人对业内缺乏对验证IP的关注提出了批评，IP设计与验证IP相互促进，IP供应商要出售针对IP问题的解决方案，而不是面向IP问题的某一难点支持工具。（5）IP核标准9（6）嵌入式系统设计即将进入软核时代嵌入式系统自其诞生以来已经经历了几十年的风风雨雨。1987年到1997年的十年是ASIC风行的十年，而后的十年，即1997年到2007年，是现场可编程器件的大好时光，制造标准化但应用定制化是这个阶段的明显特征。2007年后，用户可重构和可自动配置的SoC和SIP将成为下一阶段嵌入式系统核心技术发展的主流。（6）嵌入式系统设计即将进入软核时代10图9-1通过我国科学家许居衍院士发表的“许氏循环”以及日本科学家牧本次夫的“牧本浪潮”（Makimoto‘sWave）总结和预测了嵌入式系统核心技术的发展规律，通过这张图我们不难看出应用微电子技术成果之上的嵌入式系统的演进过程。历史上的嵌入式系统硬件规模庞大，特别是多CPU容错系统的硬件设计和软件调试都是很复杂的技术工作。随着无止境的应用需求的发展，嵌入式系统的小型化，对功能、可靠性、成本以及功耗的更严格要求以及对嵌入式系统智能化趋势的追求，现场可编程与可重构性变得非常重要。1977到1987年的十年是嵌入式系统微处理器时代，嵌入式系统通过对微处理器和微控制器软件编程来实现板级的功能，随着时代的发展与科学的进步，软编程已经渐渐不能适应嵌入式系统对于板极功能实现的要求，于是，就出现了硬件编程这一概念。所谓硬件编图9-1通过我国科学家许居衍院士发表的“许氏循环”以及日11程就是指将事先描述好的HDL语言程序写入到芯片内部，实现板级的功能，也就是我们通常所说的可编程逻辑器件FPGA。通过“许氏循环”，我们不难发现一个时间规律，那就是每隔10年就会有一种新的嵌入式工程技术得到快速发展和普及应用，而通常一种半导体技术的发明与普及应用有约10年的滞后。2003年以前，业界更多强调的是在嵌入式系统中基于FPGA的硬可编程性，2004年，在嵌入式系统原有硬件的基础上，在FPGA中加入了软核处理器，使得FPGA具有软可编程性。当今，嵌入式系统对软/硬双可编程提出了需求，软核进入FPGA成为了时代的需要，因此嵌入式系统技术也随之进入了软核（SoftCore）时代。就目前而言，FPGA的利用率已经超过了90％，应用FPGA的产品也广泛出现在我们的日常生活之中，如PDP/LCD电视、投影仪、DVD等等。此外，手持设备、工业和医疗设备以及汽车电子领域也都是FPGA可以大展拳脚程就是指将事先描述好的HDL语言程序写入到芯片内部，实现板级12的应用领域，而如何实现FPGA的高利用率也就成为了目前嵌入式系统的一个焦点问题。就目前而言，可以从三个方面实现FPGA的高利用率：（1）工艺上的创新，通过采用7到10层的金属层大大提高了FPGA的利用率和布线成功率；（2）结构的创新，通过灵活的内部可配置功能模块和在FPGA中不断完善I/O、DSP和存储器等功能提高性能；（3）EDA设计平台的创新，使得FPGA设计学习的门槛大为降低，更具有可用性。基于模式的SoC设计方法在SoC设计中，可复用性是应该考虑的一个很重要的因素。除了IP复用，设计的可复用也是非常有用的。可以利用现有软件的设计模式应用到SoC设计中，形成SoC设计模式，主要针对高层次SoC设计构筑SoC系统的基本组件和基本结构，以及一系列的SoC设计模式中，如总线模式、包装器模式、层适配模式、总线协议模式、管道模式和FSM模式等。同时，可以基于UML的软件设计模式和元（Meta）程序，为SoC设计方法服务。的应用领域，而如何实现FPGA的高利用率也就成为了目前嵌入式139.2SOC技术的主要理论研究问题由于SoC技术的蓬勃发展，相关的理论研究也十分活跃，主要理论研究问题包括：（1） 软/硬件自动划分近年来，人们在软/硬件划分问题上进行了许多研究工作，提出了许多划分方法，主要内容包括：●系统的初始化说明：即系统的说明和限制，包括执行时间的限制、硬件实现代价的限制、能量消耗限制、性能价格比等，它们是构造耗费函数的准则。9.2SOC技术的主要理论研究问题14●划分粒度：粒度的大小直接影响划分算法的复杂性，粒度太大，算法简单，但结果不好；粒度太小，算法复杂，但也很难得出较优结果。因此，划分粒度的大小也是一个比较关键的问题，有些算法是基于中等或较粗的粒度，有些算法是基于比较小的粒度，还有一些算法基于的粒度是动态可变的。●耗费函数的构造：构造一个耗费函数，使它能够满足系统的要求和限制，也就是对系统的软/硬件进行数学建模，得到一个建模函数，使函数取最小值的解就是系统软/硬件的划分方案。●划分算法的设计：是软/硬件划分的关键，如何设计一个好的算法，能有效地找到耗费函数的最小值，这需要很多技巧和数学知识。●划分粒度：粒度的大小直接影响划分算法的复杂性，粒度太大，算15软/硬件划分问题通常转化为两类问题进行求解：图的划分问题和组合优化问题（即限制满足性问题），这些都是NP完全问题，目前还没有好的算法找到它们的最优解，有一些近似算法可以求得一些近似最优解。软/硬件划分最初是设计者根据经验手工划分，而最早的自动划分方法出现在90年代初期。1994年，Ambrosio和Hu提出了一种通过抽象估计可被调度系统结构的概率来实现软/硬件划分的算法。Chatha和Venuri提出了改进迭代算法（IterativeAlgorithm）对任务图在单个协处理器和通用处理器进行划分。Eles提出采用模拟退火算法（SimulatedAnnealingAlgorithm）和禁忌搜索算法（TabuSearchAlgorithm）来实现软/硬件划分。Ernst提出的方法是先将所有系统功能模块划分为软件，然后再进行迭代，选择部分功能模块移动到硬件以提高系统的速度。Gajski提出允许设计者手工或自动在不同处理器上进行功能划分的算法。针对嵌入式实时系统，Gupta和DeMicheli提出了在协处理器和通用处理器上进行软/硬件划分的迭代算法。Henkel和Ernst提出了可变软/硬件划分问题通常转化为两类问题进行求解：16粒度的用于软/硬件划分的模拟退火算法。通过遍历任务表，Kalavade和Lee设计了一种构造性系统功能划分算法，该算法能够自适应地根据优化规则对相应的面积和时间的权重进行调整。Karakehayov提出了用于同构分布式处理器之间进行系统功能自动划分的算法。Knudsen和Madsen采用动态编程技术，使得单个处理器的执行时间最短，同时，还能在面积约束条件下使得ASIC的面积最小。Lee和Shin在考虑了通讯的前提下，解决了同构任务的分配问题。Liu和Wong提出了一种集软/硬件划分和调度于一身的改进迭代算法。Potkonjak和Rabaey提出了一种构造性算法来优化系统的吞度量和代价。Dick等提出使用遗传算法（GeneticAlgorithm）实现软/硬件划分。Saha提出了一种基于遗传算法的软/硬件划分算法。Korousic-seljak和Cooling使用遗传算法对任务的分配进行优化。Towlsey在不考虑实时限制的条件下，解决了同构分布嵌入式系统任务分配问题。Vahid针对结构性划分，阐述了功能性划分的优点。Axelsson比较了禁忌搜索、模拟退火以及遗传算法三类不同算法解的优劣情况。Bender采用混合整数线性规粒度的用于软/硬件划分的模拟退火算法。通过遍历任务表，Kal17划（MixedIntegerLinerProgramming）方法解决软/硬件划分问题。P.Arató采用Heuristics（启发式学习）算法解决软/硬件划分问题。F.C.Filho等采用PetriNets进行软/硬件划分。Pu等采用TimedAutoma对同步系统模型进行软/硬件划分。Stitt和Vahid提出了软件二进制程序的软/硬件划分方法。Lysecky等面向可配置（可编程）的目标逻辑结构进行软/硬件动态划分。上述研究工作的对象包括通用计算机系统、嵌入式系统、SoC芯片、分布式实时系统和软件程序等，非常广泛。面对SoC芯片软/硬件自动划分问题，许多研究者从不同的角度，为满足不同的目标要求提出了各自的软/硬件自动划分方法，但由于SoC芯片系统非常复杂，其建模和算法求解难度较大，一直未找到有效的解决方法，近几年研究进展缓慢，只在一些EDA工具中得到了初步的应用。划（MixedIntegerLinerProgramm18（2） C语言用于SoC系统级设计随着SoC系统集成度的提高和终端用户需求的多样化，现有的系统设计方法已经不能很好地满足设计的需求。设计者用Verilog/VHDl语言设计硬件，用C/C++语言设计软件，手工方式调试系统，这种软/硬件设计采用不同方法、不同语言，由不同人员分别完成，是当前流行的开发方法。但这种设计形式不利于软/硬件协同设计，不利于软/硬件功能相互转化和优化，延长了设计周期，增加了设计成本。一般地，SoC系统级设计分为两部分：一是表达思想的自然语言；另一个是将功能转化为可行的结构模块。一个系统的设计语言，应该能完成并顾及软/硬件的各个方面。今天的软件语言并不能理解硬件结构，HDL语言也不能与软件无缝地协同工作，因此，需要这两种语言逐步融合。C语言可以很好地平衡软/硬件两方面的设计需求，同时，支持面向对象的设计（2） C语言用于SoC系统级设计19方法，相对于传统的编码方式，生产率更高。SoC系统设计需要复用很多的模块，包括IP核和测试基准。由于C语言不是专门为硬件开发而设计的语言，没有能够提供一个硬件设计库，一些硬件的要求还不适合C语言表达，但目前一些EDA研究和开发人员正在为C语言提供一个可以扩充的C语言子集。（3） 物理设计向COT方法发展在传统的ASIC设计中，要设计系统的结构，进行前端的模拟仿真，负责描述IC的逻辑功能并定义各种物理实现的约束条件，如时序、I/O连接、功能分割、时钟以及信号完整性和功率完整性，并向Foundry提供GDSII（集成电路版图描述文件）网表。在ASIC模型中，硅片供应商负责开发一个实现以下部分的平台：单元库、I/O单元、嵌入式存储单元、合格的封装-裸片组合、硅片制造、封装、封装元件的测试，并将这些经过测试的元件方法，相对于传统的编码方式，生产率更高。SoC系统设计需要复20提交给设计工程师。COT（CustomerOwnedTool客户自有工具）设计方法，即用户拥有加工工具的设计方法，要求设计者承担除实际芯片制造以外的其他所有功能设计，包括逻辑设计和物理设计的全部内容。与硅片供应商处理物理设计和封装的传统观念不同，在COT设计模式中，用户不仅仅在芯片内部增加布局布线工作，提供GDSII文件给Foundry，而且还要负责封装、测试及成品率管理。可见，COT设计方法能大大降低成本。COT的发展取决于EDA设计工具的自动化程度，目前EDA工具很难完成从ASSIC到COT的转变，这给EDA工具开发工作提出了更高的要求。EDA工具在系统划分、系统时钟分配、片上电源设计、时序改进和锁存器分配等方面的算法有突破，而且在设计流程上，需要更好地EDA工具提供辅助。COT不仅是一种逻辑设计和物理设计融合在一起的混合模式，而且是一种与传统观念完全不同的设计方法，其关键提交给设计工程师。COT（CustomerOwnedTo21是在逻辑合计阶段就能准确预见物理布局和布线所带来的电容电感、信号串绕、阻抗匹配等问题，同时，兼顾电源和地的布线、功率耗散等问题。更新的COPD（CustomerOwnedPhysicalDesign客户自有物理设计）模型结合了两者的优点，它提供来自ASIC供应商的通过芯片验证的单元库、IP核和器件制造基本结构，同时还可以在需要的情况下提供从RTL到GDSII执行物理设计的灵活性和控制。（4） EDA向EDO转变EDO电子设计最优化，是一种崭新的设计模式。一种新的设计模式的出现，其主要区别是设计流程的不同。随着IC制造业的发展，许多新的设计流程不断被提出。设计流程发展的总趋势是使得设计尽可能少的迭代次数来完成，通过自动执行原本依次处理的任务，以及分析与设计创建紧密结合，最终的目的是希望新的设计能够一次成功而无须反复迭代。新的设计是在逻辑合计阶段就能准确预见物理布局和布线所带来的电容电感、22工具仔细分析了设计结果，然后做出选择，使设计收敛于要求的各个目标上，这种“修改

分析

再修改

再分析”的过程，本质上就是一个最优化的过程，这就是所谓的EDO核心所在。在ASIC设计中，设计被分成前端和后端两部分，前端逻辑设计者和后端物理设计者的工作一般是分开的，唯一联系的纽带是网表。在超深亚微米半导体工艺出现以后，物理设计者很难满足逻辑设计者的要求，致使设计的前/后迭代次数越来越多。因此，EDO是一种全新的思路，要有能够从逻辑和物理两个角度来分析和设计芯片的混合工具。在设计流程的逻辑综合这个步骤上，要求能够在逻辑综合的时候就能够对物理设计的层面进行分析预测，以最大可能地减少迭代次数来完成设计优化。EDO设计模式向SoC设计人员提出了更高的要求，不仅要学会在某些具体的工艺上完成设计，而且能够从整体角度考虑问题。设计人员对工具的依赖程度更高，设计的优化程度和可靠性直接取决于设计工具。工具仔细分析了设计结果，然后做出选择，使设计收敛于要求的各个23（5） FPSOCFPGA技术的进步已经为广泛应用开辟了新天地，以前不可能完成的任务现在可以在更先进的FPGA上实现。但是，这也为FPGA设计人员带来了一些新的挑战，以往通常是ASIC设计者所要面临的问题，如时序收敛，现在FPGA设计者也要考虑，因此，需要有更准确、更直观的下一代设计工具来应对这些问题。由于资源的约束，FPGA制造商主要侧重于改进他们的FPGA器件，同时，也在与EDA供应商合作，为“FPSOC（现场可编程系统级芯片）”提供解决方案。未来的FPGA将具有一个嵌入式内核构成的内建系统，包括LUT、RAM、CAM、ROM、CPU、DSP和时钟管理子系统，工作频率将超过600MHz，并使用扩展的I/O接口，如LVTTL、LVCMOS、SSTL-3、CTL+、LVDS、AGP等。而FPSOC则包含嵌入式微处理器内核、DSP单元、大容量存储器、高速I/O、用户逻辑等。它更强调验证而不是创建过程，通常FPSOC设计的门数在400万到5000万之间，适合于许多的领域，包括计算机和电信行业。（5） FPSOC24（6） 动态可重构技术FPGA动态可重构技术，指基于SRAM编程和专门结构的FPGA，在一定条件下，具有系统动态重构电路逻辑的能力。系统重构可分为以下两种：静态系统重构是指目标系统的逻辑功能静态重构，即FPGA芯片功能在外部逻辑的控制下，通过存储于存储器中不同目标系统数据的重新下载，而实现芯片逻辑功能的改变。对一个用常规SRAM编程的FPGA，只能用于实现静态系统重构。这是因为该芯片功能的重新配置大约需要几毫秒到数十毫秒量级的时间，在此过程中，旧的逻辑功能失去，新的逻辑功能尚未建立，电路逻辑在时间轴上断裂（称为系统重构时隙），系统功能无法动态连续。动态系统重构是指FPGA具有缓存逻辑，在外部逻辑的控制下，通过缓存逻辑对芯片逻辑进行全局或局部的快速修改，通过有控制地重新布局、布线的资源配置，加速实现系统的动态重构。（6） 动态可重构技术25FPGA动态可重构技术的应用不仅仅是一种新型功能电路的应用，它设计数字系统设计方法和设计思想的变革，可以使数字系统单片化的设计从追求逻辑规模转向逻辑的分时复用，从专用的固定逻辑系统转向功能可自适应化的逻辑系统，主要的应用包括动态可重构数字逻辑系统、动态可重构数字电路容错系统和动态可重构数字自适应优化系统等。轻、薄、短、小、低功耗、高可靠性是嵌入式系统永远追求的方向，显然用半导体工程技术和EDA平台在一个芯片上实现一个嵌入式系统是千万人为之努力的目标。SoC是基于IP复用和软硬件协同设计的产物，对于今天的ES（EmbeddedSystem）工程师来说，在嵌入式系统EDA平台上基于FPGA设计SoC可能是必然的选择。FPGA动态可重构技术的应用不仅仅是一种新型26（7） SoC的设计方法学在SoC设计中，IP模块组装方法代替传统功能设计方法，成为SoC主流的设计方法。但系统的设计工具和模型还不成熟，需要相当长的一段时间才能提高功能组装方式的SoC设计效率，所有这些问题已引起业界的高度重视。以功能组装为基础的SoC设计方法学，正吸引越来越多的研究人员去研究和探索。（8） SoC的体系结构随着SoC的发展，人们逐渐发现当代基于冯•诺依曼体系结构的计算机系统，其信息处理智能问题的局限性日益突出。现在的CMOS反相器（开关）与人脑神经元（也是开关）相比，尺寸已经做得更小，速度已达到后者的103倍以上，组成系统后形成的“智能”，前者与后者无法相比，如决策速度、学习能力和可修复能力等。实际上，以前出现的对电子信息系统在集成度和速度等方面的几乎无止境的要（7） SoC的设计方法学27求也正源于此。所以，从系统集成角度来看，提高微电子技术的利用效率是十分有意义的。当前的主要问题在于系统的过于简单和算法与芯片的分离。在CISC年代要完成1MOPS的MPU芯片需要用几百万个晶体管，现在使用SoC技术，并采用RISC结构，用同样晶体管数可达到GOPS级的处理能力。而如果采用专用SoC设计方法，则为实现某一专用目标而达到其相应的工作速率，估计仅需要集成几十万个晶体管。由上所述可知，SoC的进一步发展必然会引起当前系统结构对芯片功能的限制问题的突破。这方面的工作是SoC技术的新动向，它包括以人工神经元网络为结构基础去组织系统芯片，以模糊逻辑和模糊数字的决策特点组织SoC的结构等。求也正源于此。所以，从系统集成角度来看，提高微电子技术的利用28（9） MEMS和MOEMS

微机械电子系统（MEMS）和微光电机系统（MOEMS）等是20世纪90年代初快速发展起来的新技术，被称为硅半导体技术或微电子技术的又一次革命，其核心是将电子信息系统中的信息获取、信息执行与信息处理等主要功能集成在一个芯片上，而完成信息处理处理功能的SoC是其中一个重要的组成部分，这些功能在当前的计算机系统中是分立的。微电子机械系统是微电子技术的拓宽和延伸，它将微电子技术和精密机械加工技术相互融合，实现了微电子与机械融为一体的系统。从机械、光学、化学和生物等机电器件或系统来看，除了微型化以外，它还赋予这些器件和系统以一定的处理智能。从电子信息系统芯片看，这一技术等于把原来的电脑芯片集成了“五官”和“四肢”，并使之成为一个有机体，所以说这使芯片增加了“智能”。硅MEMS（包括光机电、生物机电、化学机电与系统）发展的根据是：硅不（9） MEMS和MOEMS29仅是很优秀的电子材料，而且，作为半导体，它也是对各种环境能做出灵敏反应的很好的传感器材料，它的屈服强度、杨氏模量、热膨胀性能等均不亚于不锈钢。因此，它还是很好的机械材料。在微电子工艺技术基础上，通过多年的研究与开发，现在，将整个MEMS系统集成于一个芯片上的“灵巧”芯片技术已经逐渐成熟，MEMS各类器件和系统的年产值已经达到数百亿美元的水平。在实验室中或小批量研制中，已出现了如微型化学实验室芯片、微光学平台芯片等。这些芯片不仅由于其“微”（体积小），更因其反应速度快、能耗和材料（包括芯片材料和试样材料）消耗少以及更符合环保条件等而备受关注。各种智能芯片无疑在21世纪将大展威力，成为促进信息社会迅速发展的又一技术支柱。在MEMS中需要继续解决的问题主要有MEMS建模与设计方法学研究；三维微结构构造原理、方法及仿真；微小尺度力学和热学研究；MEMS的表征与计仅是很优秀的电子材料，而且，作为半导体，它也是对各种环境能做30量方法学；纳结构与集成技术等。（10）DNA芯片微电子与生物技术紧密结合的DNA芯片等为代表的生物工程芯片将是21世纪微电子领域的另一个热点和新的经济增长点。它是以生物科学为基础，利用生物体、生物组织或细胞等的特点和功能，设计、构建具有预期性状的新物种或新品系，并与工程技术相结合进行加工生产，它是生命科学与技术科学相结合的产物。具有附加值高、资源占用少等一系列特点，正日益受到广泛关注，目前最有代表性的生物芯片是DNA芯片。DNA芯片的基本思想是通过施加电场等措施使一些特殊的物质能够反映出某种基因的特性从而起到检测基因的目的。采用微电子加工技术，可以在指甲盖大小的硅片上制作出包含有多达10万种DNA基因片段的芯片。利用这种芯片可以在极快的时间内检测或发现遗传基因量方法学；纳结构与集成技术等。31的变化等情况，这无疑对遗传学研究、疾病诊断、疾病治疗和预防、转基因工程等具有极其重要的作用。生物芯片的主要研究包括采用生物芯片的具体实现技术、基于生物芯片的生物信息学以及高密度生物芯片的设计方法学等内容。的变化等情况，这无疑对遗传学研究、疾病诊断、疾病治疗和预防、329.3结束语自从1959年集成电路问世以来，创新和基础研究起到非常关键的作用，硅集成电路一直按Moore定律高速地发展，为人类社会的进步起到了巨大的推动作用。沿着Moore定律发展，必然会提出微电子加工尺度和器件尺度的缩小有无极限的问题。对于加工技术极限，主要是光刻精度问题，随着技术的不断发展，体现为EUV(特短紫外光)的发展和电子束投影曝光技术的发展。现在看来，这一极限在近期内将不会影响芯片的进步。另一方面，来自器件结构(如MOS晶体管)的某些物理本质上