2018年10月自考02318计算机组成原理试题及答案含解析

计算机组成原理年月真题

02318201810

1、【单选题】若十进制数为－44，则其对应的8位补码X为

00101100

10101100

A:

11010100

B:

11010011

C:

答D:案：C

解析：正数的补码是其自身即就是其二进制，负数的补码是符号位不变,其余位取反再加1

2、【单选题】下列程序中，属于计算机用户编写的是

汇编程序

解释程序

A:

编译程序

B:

应用程序

C:

答D:案：D

解析：汇编程序是将高级语言源程序翻译成汇编语言。解释程序用来将源程序中的语句按

其执行顺序逐条用子程序解释，并最终转换成机器指令执行。编译程序用来将高级语言翻

译成汇编语言。应用程序是计算机用户编写的。

3、【单选题】为了缩短指令中某个地址段（或地址码）的位数，有效的方法是采取

立即寻址

变址导址

A:

寄存器寻址

B:

隐地址

C:

答D:案：C

解析：寄存器直接寻址，寄存器编号比存储地址短，因而寄存器寻址方式的指令短，采用

这种方式指令执行速度快。

4、【单选题】采用寄存器间接寻址方式的操作数在

指令中

内存中

A:

B:

外存中

通用寄存器中

C:

答D:案：B

解析：间接寻址就是说，放在寄存器的不是操作数，而是操作数的地址，操作数放在内存

里面。

5、【单选题】下列存储器中可作为主存储器的是

半导体存储器

磁盘存储器

A:

磁带存储器

B:

光盘存储器

C:

答D:案：A

解析：半导体存储器属于随机存取存储器，可用作cache和主存储器。

6、【单选题】下列指令流水线执行顺序中，正确的是

取指令→指令译码执行→取操作数→写回

取指令→指令译码→取操作数→执行→写回

A:

取指令执行→指令译码→取操作数→写回

B:

取指令→取操作数→指令译码→执行→写回

C:

答D:案：B

解析：CPU执行指令的大致过程，分成取指令、指令译码、计算机源操作数地址并取操作

数、执行数据操作、计算目的操作数地址并存结果。

7、【单选题】中断响应过程是由

硬件完成

中断服务程序完成

A:

系统软件完成

B:

操作系统完成

C:

答D:案：A

解析：I/O设备向CPU发出中断请求，由CPU来响应。

8、【单选题】8，一个64MB的主存储器，按字节编址需要地址线

6条

A:

16条

26条

B:

36条

C:

答D:案：C

解析：64MB=2<>6*2<>10B*2<>10B=2<>26B

9、【单选题】指令执行结果发生溢出则标志位为

SF

CF=1

A:

ZF=1

B:

OF=1

C:

答D:案：D

解析：OF=1，代表有溢出。

10、【单选题】在磁盘接口的调用过程中

采用直接程序传送方式

既有DMA方式，又有中断方式

A:

只采用中断方式

B:

只采用DMA方式

C:

答D:案：B

解析：DMA方式主要用于磁盘等高速设备的数据传送，中断也是外设的一种输入输出方

式。

11、【问答题】什么是CPU时间？CPU时间包括哪两部分？

答案：CPU时间是指CPU用于程序执行的时间；CPU时间包括以下两部分：（1）用户CPU

时间，指真正用于运行用户程序代码的时间；（2）系统CPU时间，指为了执行用户程序

而需要CPU运行操作系统程序的时间。

12、【问答题】比较相对寻址方式和基址寻址方式的异同。

答案：相同之处：都是将某个寄存器的内容与一个形式地址相加来生成操作数的有效地

址。不同之处：变寻址方式使用的是变址寄存器，基址寻址方式使用的是基址寄存器。

13、【问答题】CPU对异常和中断的响应过程可分为哪三个步骤？

答案：CPU对异常和中断的响应过程可分为三个步骤：保护断点和程序状态、关中断、识

别异常和中断事件并转相应处理程序执行。

14、【问答题】DRAM芯片有哪些特点？用在什么场合？

答案：DRAM芯片所用MOS管少，占硅片面积小，功耗小，集成度很高；但必须定时刷新和

读后再生，特别是它的读写速度较慢。适合用在慢速大容量的主存。

15、【问答题】假设计算机M的指令集中包含A、B、C三类指令，其CPI分别为2、3、2。

某个程序P在M上被编译成两个不同的目标代码序列P1和P2，P1所含A、B、C三类指令的

条数分别为7、4、3，P2所含A、B、C三类指令的条数分别为5、4、6。请问：哪个代码序列

指令条数少？哪个执行速度快？它们的CPI分别是多少？

答案：P1代码序列指令条数为：7+4+3=14，P2代码序列指令条数为：5+4+6=15，所以，

P1的指令条数少P1的时钟周期数为：7×2+4×3+3×2=32，P2的时钟周期数为：

5×2+4×3+6×2=34，所以，p1比p2快，CPI=程序总时钟周期数/程序所含指令条数因

此，p1的CPI=32/14=2.29，P2的CPI=34/15=2.27。

16、【问答题】求机器数为C0C0000（用十六进制数表示）的IEEE754单精度浮点数的值

（用十进制数表示）。注：IEEE754单精度浮点数的计数公式为（－1）5×1．f×2e-127。

答案：(1)将C0C0000（用十六进制数表示）的IEEE754单精度浮点数展开为32位二进制

数：C0C0000=11000000110000000000000000000000（2）据IEEE754单精度浮点数格

式可知：符号s=1,尾数小数部分f=(0.1)<>2=(0.5)<>10阶码

e=(10000001)<>2=(129)<>10(3)所以，其值为：（-1）<>s×1.f×2<>e-127=(-

1)1×1.5×2<>129-127=-6

17、【问答题】假定某同步总线在一个总线时钟周期内传送一个8字节的数据，总线时钟率

为132MHZ，则总线带宽是多少？

答案：根据总线的总带宽计算公式：B=W×F/N，则本题所述总线的总带宽为：

B=8B/s×132MHZ/1=1056MB/s

18、【问答题】某计算机字长16位，采用16位定长指令格式，部分数据通路结构如题

29图所示。假设MAR的输出一直处于使能状态（1）指令“ORRI，（R2）”在执行阶段需

要多少个节拍？（2）写出每个节拍的功能和有效控制信号。注：该指令功能为R2指定

的存储单元内容与R1的内容执行逻辑“或”运算，结果送入R1中。

答案：

（1）需要4个节拍（2）

19、【问答题】某计算机主存空间大小为4M，且其存储单元按字节編址。主存与cache之

间采用全相联映射方式，块大小为S12字节。cache数据区大小为4K字节。（1）cache共

有多少行？（2）主存地址如何别分？要求说明每个字段的含义、位数和在主存地址中的位

置。

答案：（1）每512字节数据块在Cache中占一行，故4KBCache被划分为4KB/512B=8行

（2）4MB=2<>22</>B，，主存地址长度为22位，被划分成以下两个字段：标记+块内

地址由于块大小为512B=2<>9</>B，所以块内地址为9位，即主存地址的低9位。主存

地址总长为22位，所以标记部分为22-9=13位，即主存地址的高13位。

20、【填空题】计算机的五个基本组成部件是运算器、控制器、______、______和______。

答案：存储器、输入设备、输出设备

21、【填空题】按照在计算机上完成任务的不同，可以把使用计算机的用户分成最终用户、

______、______和______四类。

答案：系统管理员、应用程序员、系统程序员

22、【填空题】定点数编码表示方法主要有原码、______、______和______四种。

答案：反码、补码、移码

23、【填空题】计算机中现在常用的数据校验码有奇偶校验码、______和______。

答案：海明校验码、循环冗余校验码

24、【填空题】根据指令显式给出的地址个数，指令可分为三地址指令、______指令、

______指令和______指令。

答案：二地址、单地址、零地址

25、【填空题】根据不同的控制描述方式，可以将控制器分成硬连线控制器和______控制器

答案：微程序

26、【名词解释】数据通路

答案：数据通路是指指令执行过程中数据所通过的路径及路径上的部件。

27