数字逻辑与数字系统智慧树知到期末考试答案2024年

数字逻辑与数字系统智慧树知到期末考试答案2024年数字逻辑与数字系统在()的情况下，“或非”运算的结果是逻辑1。

A:任一输入为1B:任一输入为0，其他输入为1C:全部输入是1D:全部输入是0答案:全部输入是0下列器件中，具有串行—并行数据转换功能的是

A:译码器B:计数器C:数据比较器D:移位寄存器答案:移位寄存器布尔代数的与或非，运算优先级是

A:或>与>非B:非>与>或C:非>或>与D:与>或>非答案:非与或基本的逻辑运算是

A:异或B:与非C:与、或、非D:或非答案:与非下列逻辑等式中不成立的是：

A:B:C:D:答案:C数字系统中，采用（）可以将减法运算转化为加法运算

A:BCD码B:ACSII码C:补码D:原码答案:补码下列标示符哪些是合法的？

A:$timeB:mux#C:_dateD:8sum答案:_date卡诺图的画圈原则中，说法错误的是

A:质主蕴含项一定出现在最简解中B:质主蕴含项一定是能圈的最大圈C:最简表达式一定含有最少的圆圈数目D:最简表达式中一定有质主蕴含项答案:最简表达式中一定有质主蕴含项哪种器件中存储的信息在掉电以后即丢失

A:FlashB:E2PROMC:SRAMD:EPROM答案:SRAM一个存储器共有10根地址线，8根位线（数据输出线），则其存储容量为

A:10×8B:102×8C:10×82D:210×8答案:210×8二进制数最高有效位（MSB）的含义是

A:中间权值B:主要有效位C:最小权值D:最大权值答案:最大权值在Verilog中定义了宏名`definesuma+b+c下面宏名引用正确的是（）

A:out=`sum+dB:都正确C:out='sum+dD:out=sum+d答案:out=`sum+d时间尺度定义为timescale10ns/100ps，以下说法正确的是（）

A:时间单位100psB:时间精度不确定C:时间精度100psD:时间精度10ns答案:时间精度100ps若构成一个十二进制计数器，所用触发器至少（）个

A:4B:12C:6D:3答案:4一个4位的二进制加法计数器，由0000状态开始，经过25个时钟脉冲后，此计数器的状态为

A:1010B:1001C:1100D:1000答案:1001同步时序逻辑电路和异步时序逻辑电路的区别在于异步时序逻辑电路

A:输出只与内部状态有关B:没有统一的时钟脉冲控制C:没有稳定状态D:没有触发器答案:没有统一的时钟脉冲控制一个SystemVerilog测试程序应有哪几个部分构成（）。

A:待测模块B:时钟描述C:激励信号D:输出响应答案:激励信号###待测模块###输出响应关于有限状态机描述正确的是

A:Mealy型：输出有当前时刻状态和输入共同决定B:在状态转换图中状态机的输出写在表示状态转换的有向边之上C:Moore型状态机的输出仅有当前状态所决定D:描述状态机的状态转换图中的圆圈用于表示所处状态答案:Moore型状态机的输出仅有当前状态所决定;描述状态机的状态转换图中的圆圈用于表示所处状态;Mealy型：输出有当前时刻状态和输入共同决定当一个表达式的最简表达式不唯一时，下列说法正确的是

A:入选最简解的卡诺图圈中，一定都是非质主蕴含项B:入选最简解的卡诺图圈中，有时没有质主蕴含项C:入选最简解的卡诺图圈中，一定有非质主蕴含项D:入选最简解的卡诺图圈中，一定都是质主蕴含项答案:入选最简解的卡诺图圈中，一定有非质主蕴含项;入选最简解的卡诺图圈中，有时没有质主蕴含项计算机采用二进制存储信息，二进制的优点包括（）

A:服务质量高B:运算简单C:通用性强D:易于物理实现答案:易于物理实现###运算简单###通用性强二进制转换的方法正确的是

A:小数部分基数除法B:整数部分基数除法C:整数部分基数乘法D:小数部分基数乘法答案:整数部分基数除法;小数部分基数乘法组合逻辑电路的输出与输入的关系可用（）描述

A:逻辑表达式B:流程表C:状态图D:真值表答案:真值表逻辑综合的流程包括（）。

A:下载B:翻译C:实现与布局布线D:逻辑优化答案:翻译###逻辑优化###实现与布局布线有符号数的表述哪些是正确的

A:0000表示0B:1000表示0C:符号位0表示正数D:符号位1表示负数答案:符号位0表示正数###符号位1表示负数###1000表示0###0000表示0关于组合逻辑电路说法正确的是

A:组合逻辑电路是无记忆的B:组合逻辑电路的输出仅仅取决于当前输入C:组合逻辑电路不包含回路D:大的组合逻辑电路可以由小的组合逻辑电路构成答案:大的组合逻辑电路可以由小的组合逻辑电路构成###组合逻辑电路不包含回路###组合逻辑电路是无记忆的###组合逻辑电路的输出仅仅取决于当前输入移位寄存器的种类包括

A:并入并出B:串入串出C:并入串出D:串入并出答案:串入串出###串入并出###并入串出下列程序中的4个赋值语句完成赋值时刻正确的是（）。initialbegin#15reg_a=16’b0;#10reg_b[15:13]#5reg_c[2]count=count+1;end

A:reg_a完成赋值的时刻为15B:reg_c完成赋值的时刻为5C:reg_b完成赋值的时刻为10D:count完成赋值的时刻为6答案:reg_a完成赋值的时刻为15###reg_b完成赋值的时刻为10###reg_c完成赋值的时刻为5关于传播延迟和最小延迟，以下说法正确的是

A:组合逻辑电路的传播延迟是关键路径上每一个元件的传播延迟之和B:传播延迟一般大于最小延迟C:传播延迟是从输入改变直到一个或多个输出改变为最终值所经历的最长时间延迟D:最小延迟是从输入发生变化直到任何一个输出开始改变的最短时间答案:传播延迟是从输入改变直到一个或多个输出改变为最终值所经历的最长时间延迟###最小延迟是从输入发生变化直到任何一个输出开始改变的最短时间###传播延迟一般大于最小延迟###组合逻辑电路的传播延迟是关键路径上每一个元件的传播延迟之和行为建模主要包含哪几类（）。

A:基于门的建模B:基于块语句的建模C:基于持续赋值语句的建模D:基于模块的建模答案:基于持续赋值语句的建模###基于块语句的建模布尔表达式的化简方法主要有

A:代数化简法B:卡诺图化简法C:真值表化简法D:原理图化简法答案:代数化简法###卡诺图化简法关于同步时序逻辑电路描述正确的是

A:所有的寄存器都共用同一个时钟信号B:电路的每个环路中至少包含一个寄存器C:电路中的模块或者是寄存器或者是组合逻辑电路D:模块中至少包含一个寄存器答案:电路中的模块或者是寄存器或者是组合逻辑电路;模块中至少包含一个寄存器;所有的寄存器都共用同一个时钟信号;电路的每个环路中至少包含一个寄存器MIPS指令集包括哪几种类型（）。

A:I型指令B:J型指令C:B型指令D:R型指令答案:R型指令###I型指令###J型指令下列哪些电路是组合逻辑电路

A:D锁存器B:编码器C:译码器D:移位寄存器答案:编码器;译码器布尔代数定理，满足以下关系

A:对偶性B:结合律C:分配率D:交换律答案:交换律###结合律###分配率###对偶性MIPS指令集支持以下哪些寻址方式（）？

A:基地址寻址B:寄存器寻址C:PC相对寻址D:变址寻址答案:基地址寻址###PC相对寻址###寄存器寻址增加位宽的方法有

A:零扩展B:最低位扩展C:1扩展D:符号位扩展答案:零扩展###符号位扩展在有限状态机中，不可达的状态指的是电路在复位后，无论经过多少个时钟周期都不会到达的那些离散状态。

A:对B:错答案:对在时序逻辑电路中，保持时间约束不可违反；一旦违反电路将无法使用，只能重新设计。

A:错B:对答案:对Moore型状态机在绘制状态转换图时，输出信息标在状态边（圆弧）上

A:错B:对答案:错同或门一个输入端接高电平时，可构成反相器。

A:错B:对答案:错基于MIPS指令集的处理器是小端处理器。

A:错B:对答案:错布尔代数就是二值数学运算

A:对B:错答案:错有限状态机中包含了有限个离散状态。

A:对B:错答案:对数字电路中用“1”和“0”分别表示两种状态，二者无大小之分

A:对B:错答案:对二进制计数器能够实现循环计数。

A:错B:对答案:对一个n位的二进制数，最高位的权值是2^(n+1)。

A:错B:对答案:错时序电路包含组合逻辑电路和存储电路两部分，存储电路是必不可少的。

A:对B:错答案:对锁存器和寄存器都是记忆电路。

A:错B:对答案:对在SystemVerilog中logic类型一定被综合为寄存器。

A:对B:错答案:错DRAM的数据访问性能高于S