第2章 ARM体系结构

第第页第2章ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构

ARM体系结构广嵌教育

ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构

第二章ARM体系结构2.12.22.32.42.52.6ARM处理器工作状态ARM处理器工作模式ARM寄存器ARM的异样中断ARM的存储体系ARM片上总线

ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构

2.1ARM处理器工作状态ARM状态。32位，ARM状态下执行字对齐的32位ARM指令。Thumb状态。16位，Thumb状态下执行半字对齐的16位Thumb指令。在程序执行的过程中，处理器可在2中状态下切换。切换时不影响处理器的模式国寄存器的内容。两种指令集有相应的状态切换指令。ARM处理器开始执行代码的时候，只能处于ARM状态

ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构

2.2ARM处理器工作模式ARM微处理器支持7种工作模式用户模式(用户模式(usr):ARM的正常运行模式，通常用来执行一般的应)用程序。快速中断模式()快速中断模式(fiq):由外部触发，用于高速数据传输或通道处理。外部中断模式(irq)外部中断模式(irq):由外部触发，用于一般的外部中断处理。管理模式(管理模式(svc):操作系统运用的爱护模式。)中止模式(abt):数据或者指令预取指涌现错误或者异样时进入该中止模式模式，用于虚拟内存或存储爱护。系统模式(系统模式(sys):运行具有特权的操作系统任务。)未定义模式(未定义模式(und):当未定义的指令执行时进入该模式，可用于)支持硬件协处理器的软件仿真。除了用户模式外，其他模式均可视为特权模式4

ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构

2.2ARM处理器工作模式转变ARM处理器工作模式的方法:软件转变，转变CPSR[4:0]位外部中断响应异样处理

ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构

2.3ARM寄存器ARM总共有37个寄存器，31个通用寄存器，和6个状态寄存器，但并不是同时可见的。R0~R7:未分组寄存器。R8~R14:分组寄存器。R15:程序计数器PC。R13(SP):在ARM中常用作堆栈指针，应用程序初始化R13,使其指向异样模式专用的堆栈。R14(LR):linkregister,放置当前子程序返回地址或异样模式返回地址。R15:ProgramCounter(PC)CPSR(CurrentProgramStatusRegister)--当前程序状态寄存器。SPSR(SavedProgramStatusRegister)--备份程序状态寄存器，SPSR用于在程序异样中断时保存被中断的程序状态6

ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构

2.3ARM寄存器

ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构

关于PSR寄存器PSR分为CPSR和SPSR,它们的格式相同。

NZVC:指令作运算时的标识位。IFT:I=1禁止IRQ,F=1禁止FIQ,T=1执行thumb指令。ModebitsUser:10000Abort:10111FIQ:10001Undefined:11011IRQ:10010System:11111Supervisor:100118

ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构

运行模式位M[4:0]的详细含义

ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构

条件码标识的详细含义

ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构

2.4ARM的异样中断复位(reset):当处理器的复位引脚有效时，系统产生复位中断，程序跳到中断处理程序处执行。复位中断发生的状况:系统加电时系统

复位时跳转到复位中断向量处(0*00000000)

未定义指令(undefinedinstruction):当ARM处理器或者是系统中的协处理器认为当前指令未定义时，产生未定义的指令异常处理。软件中断(softwareinterrupt):有用户定义的中断指令，在实时操作系统中可以通过该机制实现系统功能的调用。

ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构

2.4ARM的异样中断指令预取中止(prefechabort):假如处理器预取的指令的地址不存在，或者该地址不允许当前指令访问，处理器产生指令预取中止异样处理。数据访问中止(dataAbort):假如数据访问指令的目标地址不存在，或者该地址不允许当前指令访问，处理器产生数据访问中止异样处理。外部中断恳求(IRQ):当处理器的外部中断恳求引脚有效，而且CPSR寄存器的I掌握位被清除时，处理器产生外部中断恳求(IRQ)异样处理。快速中断恳求(FIQ):当处理器的外部快速中断恳求引脚有效，而且CPSR寄存器的F掌握位被清除时，处理器产生快速中断恳求(FIQ)异样处理。12

ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构

2.4ARM的异样中断异样中断类型复位未定义指令软件中断(SWI)指令预取中止数据访问中止保留IRQ(外部中断恳求)IRQ模式FIQ(快速中断恳求)FIQ模式异样中断模式管理模式未定义模式管理模式中止模式中止模式向量地址0*000000000*000000040*000000080*0000000C0*000000100*000000140*000000180*0000001C4313

优先级(1最高)16652

ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构

ARM处理器对异样中断的响应过程进入异样中断的过程进入异样中断的过程(由内核自动完成)中断的过程保存PC-4值到新的异样模式的Lr中，以便处理完异样后，能正确返回原程序。保存CPSR到新的异样模式的SPSR中。强制转变Modebits,使ARM进入相应的运行模式。强制PC值，设置成该异样模式的向量地址，从而跳转到相应的异样处理程序处执行程序。设置CPSR中的中断禁止位，以禁止中断发生。

从异样中断返回的过程(需编程实现)从异样中断返回的过程由链接寄存器LR的值复原PC,返回到发生异样中断的指令的下一条指令处执行程序。从SPSR复原CPSR。清除中断屏蔽位。注:当一个异样发生时,ARM处理器总是切换到ARM状态(即非Thumb状态).14

ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构

2.5ARM的存储体系存储器格式LittleEndianformat低位字节存放在低地址如：0*12345678在存储器中的存储顺次如图所示。

ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构

2.5ARM的存储体系存储器格式BigEndianformat高位字节存放在低地址如：0*12345678在存储器中的存储顺次如图所示

ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构ARM体系结构

2.6ARM片上总线AMBA-AdvancedMicrocontrollerBusArchitecture(先进的微掌握器总线体系结构)

AMBA总线定义3种规范AHB-AdvancedHigh-performanceBus:用于连接高性能、高吞吐量的系统模块，如：CPU、DMA和DSP。它支持突发CPUDMADSP数据

传输方式及单个数据传输方式，全部的时序都以单一时钟沿为基准。ASB-AdvancedSystemBus:是一种