《电工电子技术》课件-计数器

计数器概述

计数器是用来累计时钟脉冲（CP

脉冲）个数的时序逻辑部件。它是数字系统中用途最广泛的基本部件之一，几乎在各种数字系统中都有计数器。计数器计数对CP

脉冲分频构成时间分配器或时序发生器对数字系统定时程序控制操作执行数字运算系统。概述同步计数器所有触发器的时钟控制端相同所有触发器同步触发动作异步计数器触发器的时钟控制端输入不同所有触发器不是同步触发动作概述1.计数器按CP脉冲输入方式，分为：概述相同时钟控制端的同步触发不同时钟控制端的异步触发加法计数器在

CP

脉冲下累加计数

概述2.计数器按计数器增减趋势，分为：减法计数器在CP

脉冲下累减计数

可逆计数器由控制端决定按加法或减法计数概述3.计数器按数制，分为：按二进制规律计数，计满四位二进制计数器，计数

范围从0000~1111二进制计数器按二进制规律计数，任意

进制例：BCD十进制计数器，

计数范围从0000~1001非二进制计数器一、同步计数器写各触发器的激励方程——驱动方程。功能描述。作状态转移图。写状态方程。计算并列状态转换表。（一）同步时序电路分析方法（一）同步时序电路分析方法（1）写出时钟方程、驱动方程：当X

=

0

时，J1

=

K1

=例：图所示电路，由两个JK触发器、一个异或门和一个与门组成，是同步时序逻辑电路。对其分析如下：CP0

=

CP1

=

CP↓时钟方程：J0

=

K0

=

1J1

=

K1

=

X⊕驱动方程：当X

=

1

时，J1

=

K1

=（一）同步时序电路分析方法（2）写出状态方程：例：图所示电路，由两个JK触发器、一个异或门和一个与门组成，是同步时序逻辑电路。对其分析如下：⊙当X=0

时，当X=1

时，（一）同步时序电路分析方法例：图所示电路，由两个JK触发器、一个异或门和一个与门组成，是同步时序逻辑电路。对其分析如下：（3）进行状态计算，列出状态转换结果。CP

序列X=0X=1

Z

Z00000001010111210010031110104000000Q0Q0Q1Q1（一）同步时序电路分析方法当X

=

0时，进行加法计数，Z是进位信号；当X

=

1时，电路进行减1计数，Z是借位信号。所以，电路是一个可控计数器。（4）逻辑功能分析作业答案：三进制加法计数器（二）异步时序电路分析

异步时序电路的分析与同步时序电路分析方法基本相同，只是所需触发器脉冲不同，用波形分析更清晰。（二）异步时序电路分析（二）异步时序电路分析分析可知：每来一个脉冲，电路的状态加1。所以，它是一个异步3位二进制加法计数器。（3）列出状态表，画出时序波形图。二、集成计数器（一）集成计数器74LS161并行输入状态输出使能端同步置数端异步清零端进位输出端（一）集成计数器74LS161异步清0（优先）同步并行置数

CP上升沿计数输

入输

出功能说明CP

EPETD3D2D1D0Q3Q2Q1Q0×0×××××××0000异步清零

↑10××D3D2D1D0D3D2D1D0并行置数×110×××××Q3Q2Q1Q0保持×11×0××××Q3Q2Q1Q0保持

↑1111××××计数（一）集成计数器74LS161若输入计数器的CP

脉冲频率为f

，则从Q0

端输出脉冲频率为f

/

2

，称Q0端是计数脉冲CP的2分频信号，Q1

端是计数脉冲CP的4分频信号，Q3

端是计数脉冲CP的16分频信号。N进制计数器可实现n分频。

预置数法构成的十进制计数器预置数端复位和异步清零复位构成任意进制计数器异步清零复位构成的十进制计数器（二）集成计数器74LS19274LS19274LS192

是一个同步十进制可逆计数器。输

入输

出功能说明CR

CPUCPDD3D2D1D0Q3Q2Q1Q01×××××××0000异步清零00××D3D2D1D0D3D2D1D0并行置数01↑1××××

加法计数011↑××××