计算机组成课后习题答案市公开课一等奖省赛课微课金奖课件

3.8设十进制数X=(+128.75)×2-10（1）若(Y)2=(X)10，用定点数表示Y值。（2）设用21个二进制位表示浮点数，阶码5位，其中阶符用1位；尾数用16位，其中符号用1位。阶码底为2。写出阶码和尾数均用原码表示Y机器数。（3）写出阶码和尾数均用反码表示Y机器数。（4）写出阶码和尾数均用补码表示Y机器数。解：（1）X=(10000000.11)2×2-10

=(0.001000000011)2=(0.1000000011)2×2-21第1页(2)(3)(4)尾符阶符阶码尾数原码010010100000001100000反码011101100000001100000补码0111101000000011000002第2页3.9设机器字长16位。定点表示时，数值15位，符号位1位；浮点表示时，阶码6位，其中阶符1位；尾数10位，其中，数符1位；阶码底为2。试求：（1）定点原码整数表示时，最大正数，最小负数各是多少？（2）定点原码小数表示时，最大正数，最小负数各是多少？（3）浮点原码表示时，最大浮点数和最小浮点数各是多少？绝对值最小呢（非0）？估算表示十进制值有效数字位数能够区分绝对值最小数值，也称为分辨率，表达数值精度3第3页解：（1）定点原码整数最大正数011……1(215-1)10

15最小负数111……1-(215-1)10

15（2）定点原码小数最大正数0.11……1(1-2-15)10

15最小负数1.11……1-(1-2-15)10

15（3）原码浮点数尾符阶符阶码尾数11594第4页最大浮点数0

0

11111

111111111

231×(1-2-9)最小浮点数1

0

11111

111111111

（绝对值最大负数）-231×(1-2-9)绝对值最小浮点数不规格化

0

1

11111

000000001

（正数为例）2-31×2-9=2-40规格化

0

1

11111

100000000

2-31×2-1=2-32有效数字：9位2进制数3位8进制数2-10≌10-3(0.001)10≌(0.0000000001)2即有效数字位数小于35第5页3.18用原码一位乘计算X=0.1101，Y=-0.1011积

X•Y解：部分积（乘积高位）存放器：A=00.0000被乘数存放器B=|X|=0.1101乘数(乘积低位)存放器C=|Y|=.10116第6页步数条件操作ACCn

00.0000.10111

Cn=1+|X|+00.110100.1101→00.01101.101

2

Cn=1+|X|+00.1101

01.0011→00.100111.103

Cn=0+0+00.0000

00.1001→00.0100111.14

Cn=1+|X|+00.1101

01.0001→00.10001111.加符号位:X0⊕Y0=0⊕1=1结果：[X]原=1.10001111X=-0.100011117第7页3.19用补码一位乘计算X=0.1010，Y=-0.0110积

X•Y部分积（乘积高位）存放器：A=00.0000被乘数存放器B=[X]补=00.1010-B=-[X]补=-X补=11.0110(补码意义上相反数)乘数(乘积低位)存放器C=[Y]补=1.10108第8页步数条件操作ACCnCn+1

00.00001.101001

CnCn+1=00+0

+00.000000.0000→00.000001.1010

2CnCn+1=10-[X]补+11.0110

11.0110→11.1011001.1013CnCn+1=01+[X]补+00.1010

00.0101

→00.00101001.104CnCn+1=10-[X]补+11.0110

11.1000→11.110001001.15CnCn+1=11+0

+00.0000

11.11000100

[X·Y]补=1.11000100X·Y=-0.001111009第9页3.20X=-0.10110，Y=0.11111用加减交替法原码一位除计算X/Y商及余数被除数（余数）存放器：A=|X|=00.10110除数存放器B=|Y|=00.11111-B=11.00001商存放器C=00000010第10页步数条件操作AC

00.10110000000

1(判溢出)

-|Y|

+11.00001SA=111.10111000000.←11.0111000000.02

+|Y|

+00.11111SA=000.0110100000.1←00.110100000.103

-|Y|

+11.00001SA=111.110110000.10←11.10110000.1004

+|Y|

+00.11111SA=000.10101000.101←01.01010

00.10105-|Y|+11.00001SA=0

00.0101100.1011

←00.10110

0.1011011第11页步数条件操作AC00.10110

0.101106-|Y|+11.00001SA=1

11.101110.10110

恢复余数+|Y|+00.1111100.10110加符号位:X0⊕Y0=1⊕0=0结果：[X/Y]原=1.1011012第12页3.21X=0.10110，Y=0.11111用加减交替法补码一位除计算X/Y商及余数被除数（余数）存放器：A=[X]补=00.10110除数存放器B=[Y]补=00.11111-B=-[Y]补=-Y补=11.00001商存放器C=0000013第13页步数条件操作AC(初始处理)同号

00.10110

000000

1-[Y]补+11.00001异号11.10111000000.←11.01110

00000.02

+[Y]补+00.11111同号

00.0110100000.1←00.11010

0000.103

-[Y]补+11.00001异号11.110110000.10←11.10110

000.1004

+[Y]补+00.11111同号00.10101000.101←01.0101000.10105-[Y]补+11.00001同号00.0101100.1011←00.10110

0.1011014第14页步数条件操作AC00.10110(末位恒置1)

-[Y]补+11.00001

0.1011111.10111恢复余数+[Y]补+00.11111

0.10111

00.10110补码商：0.10111补码余数：0.10110×10-5

真值：15第15页3.25设浮点数X，Y，阶码（补码形式）和尾数（原码）形式以下：X：阶码0001，尾数0.1010;Y:阶码1111，尾数0.1001。设基数为2（1）求X+Y（阶码运算用补码，尾数运算用补码）（2）求X*Y（阶码运算用移码，尾数运算用原码）（3）求X/Y（阶码运算用移码，尾数运算用原码加减交替法）16第16页（1）求X+Y（阶码运算用补码，尾数运算用补码）(a)对阶阶差ΔE=[EX]补+[-EY]补=00001+00001=00010（2）X阶码大，MY右移2位，保留阶码E=00001[MY]补=00001001(b)尾数相加[MX]补+[MY]补=001010+00001001=00110001(c)规格化操作

不变(d)舍入（0舍1入）

[MX]补=001100，M=0.1100(e)判溢出

不溢出，得最终止果X+Y=2001•(0.1100)17第17页（2）求X*Y（阶码运算用移码，尾数运算用原码）(a)阶码运算

[EX+EY]移=[EX]移+[EY]补=01001+11111=01000

即EX+EY=0(b)即MX=0.1010MY=0.1001求MX•MY=?A=00.0000B=|MX|=00.1010C=|MY|=.100118第18页步数条件操作ACCn

00.0000.10011

Cn=1+|X|+00.101000.1010→00.01010.100

2

Cn=0+0+00.0000

00.0101→00.001010.103

Cn=0+0+00.0000

00.0010→00.0010010.14

Cn=1+|X|+00.1010

00.1011→00.01011010.加符号位:MX0⊕MY0=0⊕0=0结果：MX•MY

=0.0101101019第19页(c)规格化处理左规，移1位，结果=0.1011010;阶码-1，E=-1(d)舍入处理得结果：X•Y=2-1•(0.1011)（3）求X/Y（阶码运算用移码，尾数运算用原码加减交替法）(a)阶码运算

[EX-EY]移=[EX]移+[-EY]补=01001+00001=01010

即EX-EY=2(b)即MX=0.1010MY=0.1001求MX/MY=?A=|MX|=00.1010

C=00000B=|MY|=00.1001-B=11.0111（补码意义上相反数）20第20页步数条件操作AC

00.101000000

1(判溢出)

-|Y|

+11.0111SA=000.000100001.←00.00100001.02

-|Y|

+11.0111SA=111.10010001.0←11.0010001.003

+|Y|

+00.1001SA=111.1011001.00←11.011001.0004

+|Y|

+00.1001SA=111.111101.000←11.1110

1.00005+|Y|+00.1001SA=1

00.01111.000121第21页加符号位:MX0⊕MY0=0⊕0=0结果：X/Y=1.0001(c)规格化处理右规，移1位，结果=0.10001;阶码+1，E=3(d)舍入处理得结果：X•Y=23•(0.1001)22第22页3.31设有8位有效信息，试为之编制海明校验电路。说明编码方法，并分析所选方案含有怎样检错与纠错能力。若8位信息为01101101，海明码是何值？解：(1)分组（检测并纠正一位错，以偶校验为例）设待编码信息8位D1D2D3D4D5D6D7D88+r≦2r-1r≧4取r=4(符合条件最小值)组号123456789101112指误字P1P2D1P3D2D3D4P4D5D6D7D84√√√√√G43√√√√√G32√√√√√√G21√√√√√√G123第23页(2)编码逻辑式P1=D1⊕D2⊕D4⊕D5⊕D7P2=D1⊕D3⊕D4⊕D6⊕D7P3=D2⊕D3⊕D4⊕D8P4=D5⊕D6⊕D7⊕D8(3)校验逻辑式G1=P1⊕D1⊕D2⊕D4⊕D5⊕D7G2=P2⊕D1⊕D3⊕D4⊕D6⊕D7G3=P3⊕D2⊕D3⊕D4⊕D8G4=P4⊕D5⊕D6⊕D7⊕D8(4)海明编码与校验电路24第24页⊕D12345678⊕⊕⊕⊕P1P1⊕⊕⊕⊕⊕P2P2⊕⊕⊕⊕P3P3⊕⊕⊕⊕P4P425第25页（5）编码D1D2D3D4D5D6D7D801101101第1组P1D1D2D4D5D7001010有效信息第2组P2D1D3D4D6D7001010第3组P3D2D3D4D811101代码123456789101112P1P2D1P3D2D3D4P4D5D6D7D8000111011101第4组P4D5D6D7D81110126第26页第4章主存放器4.34.44.54.627第27页4.3对于SRAM芯片，假如片选信号一直是有效。问（1）若读信号有效后，地址仍在改变，或数据线上有其它电路送来信号，问对读出有什么影响？有什么其它问题？（2）若写信号有效后，地址仍在改变，或写入数据仍不稳定，问对写入有什么影响？有什么其它问题？答：（1）若地址改变，则读出数据不稳定（可能读是不是指定单元内容）；若数据线上还有其它电路送来信号，则可能发生冲突。（2）若地址改变，则数据可能写入其它单元（可能不是写入指定单元）；若数据不稳定，则写入目标单元数据可能并不是我们需要数据。

28第28页4.4下列图是某SRAM写入时序图，其中R/W是读写命令控制线，当R/W线为低电平时，存放器按给定地址24A8把数据线上数据写入存放器。请指出下列图写入时序中错误，并画出正确写入时序图。2159H24A8H2151H地址数据R/W答：R/W命令应往后延，写时地址不允许改变29第29页4.5有一个512K×16存放器，由64K×12164RAM芯片组成（芯片内是4个128×128结构），问（1）总共需要多少个RAM芯片？（2）采取分散刷新方式，假如刷新间隔不超出2ms，则刷新信号周期是多少？（3）假如采取集中刷新方式，设读/写周期T=0.1us,存储器刷新一遍最少用多少时间？答：（1）（2）2ms/128=15.6us（3）128×0.1us=12.8us30第30页4.6某机器中，已知道有一个地址空间为0000H～1FFFHROM区域，现在再用RAM芯片（8K×4）形成一个16K×8RAM区域，起始地址为H，假设RAM芯片有CS和WE信号控制端。CPU地址总线为A15～A0，数据总线为D7～D0，控制信号为R/W（读/写），MREQ（当存放器进行读或写操作时，该信号指示地址总线上地址是有效）。要求画出逻辑图。31第31页①存放空间分配与芯片8K×88K×48K×48K×48K×4容量片内地址片选信号片选逻辑地址结构A15A14A13A12……A08K×8A12-A0CS0A15A14A13000

×……×8K×8A12-A0CS1A15A14A13001

×……×8K×8A12-A0CS2A15A14A13010×……×②地址分配与片选逻辑（A16-A0）ROMRAM32第32页A15A14A13D7-D0WECS8K×8D7-D0

WECS8K×4D7-D4

WECS8K×4D3-D0

WECS8K×4D7-D4

WECS8K×4D3-D0

A12-A0WEA9-A0+++A15A14A13A15A14A13MREQ33第33页第5章指令系统5.15.25.35.45.55.934第34页5.1某指令系统指令字长16位，每个操作数地址码长6位，指令分为无操作数、单操作数和双操作数三类。若双操作数指令有K条，无操作数指令有L条，问单操作数指令最多可能有多少条？4664//////////////////////////////46///////////////466双操作数指令K条单操作数指令X条无操作数指令L条解：[(24-K)×26-X]×26=L(24-K)×26-X=L/26X=(24-K)×26-L/2635第35页5.2基址存放器内容为H（H表示十六进制），变址存放器内容为03A0H，指令地址码部分是3FH，当前正在执行指令所在地址为2B00H，请求出变址编址（考虑基址）和相对编址两中情况访存有效地址（即实际地址）。解：变址（考虑基址）：有效地址=(RB)+(RX)+DH+03A0H+3F=23DFH

相对编址：有效地址=(PC)+D2B00H+3FH=2B3FH36第36页5.3接上题（1）设变址编址用于取数指令，相对编址用于转移指令，存放器内存放内容以下：地址内容003FH2300HH2400H203FH2500H233FH2600H23A0H2700H23DFH2800H2B00H063FH请写出从存放器中所取数据以及转移地址。（2）若采取直接编址，请写出从存放器取出数据解：（1）数据2800H

转移地址2B3FH(该单元存放下一条要执行指令)（2）若无基址存放器：地址=D

即为003FH数据：2300H若有基址存放器：地址=(RB)+D

即为H+003FH=203FH

数据：2500H37第37页5.4加法指令与逻辑加指令区分何在解：加法指令要考虑低位和高位之间进位；逻辑加指令不考虑低位和高位之间进位（按位加）5.5在以下相关计算机指令系统描述中，选择出正确答案。（1）浮点运算指令对于科学计算计算机是很有必要，能够提升机器运算速度。（2）不设浮点运算指令计算机就不能用于科学计算。（3）处理大量输入输出数据计算机，一定要设置十进制运算指令。（4）兼容机之间指令系统是相同，但硬件实现方法能够不一样。（5）同一系列中不一样型号计算机，保持软件向上兼容特点。38第38页（6）在计算机指令系统中，真正必须指令数是不多，其余指令都是为了提升机器速度和便于编程而引入。解：正确是：（1）、（4）、（5）、（6）5.9在下面相关寻址方式叙述中，选择正确答案填入□内依据操作数所在位置，指出其寻址方式：操作数在寄存器中，为②寻址方式；操作数地址在存放器中，为③寻址方式；操作数在指令中，为⑧寻址方式；操作数地址（主存）在指令中，为①寻址方式；操作数地址，为某一存放器中内容与位移量之和则能够是④⑤⑥寻址方式①直接②存放器③存放器间址④基址⑤变址⑥相对⑦堆栈⑧马上数39第39页第6章中央处理器（CPU）6.16.26.36.46.56.66.76.86.96.106.156.166.176.1840第40页6.1CPU结构如图所表示，其中有一个累加存放器AC，一个状态条件存放器和其它四个存放器，各部分之间连线表示数据通路，箭头表示信息传送方向，要求：（1）标明图中a，b，c，d四个存放器名称。（2）简述指令从主存取到控制器数据通路。（3）简述数据在运算器和主存之间进行存/取访问数据通路。主存放器MacbACdALU状态存放器微操作信号发生器+141第41页解：（1）a：数据缓冲器DRb：指令存放器IRc：主存地址存放器ARd：程序计数器PC（2）M→IR（b）→控制器（3）读：M→DR→ALU→AC

写：AC→DR→M6.2设某计算机运算控制器逻辑图如图6.8（P175），控制信号意义见表6.1（P174），指令格式和微指令格式以下：指令格式操作码Rs,rdrs1imm或disp微指令格式12……2324……35控制字段下址字段其中1-23位代表控制信号见表6.1（P174）42第42页（1）JMP（无条件转移（rs1）+disp）（2）Load（从（rs1）+disp指示内存单元取数，送rs保留）（3）Store（把rs内容送到（rs1）+disp指示内存单元）提醒：先列出各指令执行步骤和所需控制信号，最终再写出编码解：（1）JMP（无条件转移（rs1）+disp）JMP×××rs1imm（disp）〈1〉取机器指令微指令①指令地址送地址总线：PC→AB(1)②发访存控制命令：ADS(21),M/IO#=1(22),W/R#=0(23)

从存放器取指令送数据总线DB③指令送指令存放器：DB→IR(5)④程序计数器+1：PC+1(3)(rs1)+disp→PC43第43页〈2〉形成转移地址①取两个源操作数（计算地址）：rs1→GR(8),(rs1)→ALU(10)disp→ALU(4)②加法运算：“+”(13)③有效地址送程序计数器：ALU→PC(2)地址123456789101112131415161718192021222324…35K10101000000000000000110×…×K+1010100010100100000000××k(2)LOADrsrs1imm（disp）((rs1)+disp)→rs44第44页〈1〉取机器指令微指令（略）〈2〉计算地址微指令①取两个源操作数（计算地址）：rs1→GR(8),(rs1)→ALU(10)disp→ALU(4)②加法运算：“+”(13)③有效地址送地址存放器：ALU→AR(19)〈3〉取数微指令①数据地址送地址总线：AR→AB(20)②发访存控制命令：ADS(21),M/IO#=1(22),W/R#=0(23)从存放器取数据送数据总线DB③数据送数据总线：DB→DR(6)〈4〉加法运算和送结果微指令①源操作数送ALU：DR→ALU(12)——另一操作数为0②加法运算：”+”(13)③送结果：rs→GR(9),ALU→GR(17)45第45页地址123456789101112131415161718192021222324…35K+2000100010100100000100××K+3K+300000100000000000001110K+4K+4000000001001100010000××k（3）STORrsrs1imm（disp）(rs)→(rs1)+disp〈1〉取机器指令微指令（略）〈2〉计算地址微指令①取两个源操作数（计算地址）：rs1→GR(8),(rs1)→ALU(10)disp→ALU(4)②加法运算：“+”(13)③有效地址送地址存放器：ALU→AR(19)46第46页〈3〉取数微指令①取数：rs→GR(9),(rs)→ALU(11)——另一操作数为0②加法运算：”+”(13)③送结果：ALU→DR(18)〈4〉存放数据微指令：①数据地址送地址总线：AR→AB(20)②发访存控制命令：ADS(21),M/IO#=1(22),W/R#=1(23)从存放器取数据送数据总线DB③数据送数据总线：DR→DB(7)地址123456789101112131415161718192021222324…35K+5000100010100100000100××K+6K+6000000001010100001000××K+4K+700000010000000000001111k47第47页注：×表示可为任意值，当ADS=0时，微指令最终两位不起作用6.3按图6.12(P178)给出电路，设CP=T2·CLK·CLK2#，一级门延迟a略少于触发器翻转时间b,画出CLK2，CLK2#，CLK，CP-T1，T1，CP时间关系图。假如用一级与门实现CP’=T2·CLK·CLK2，是否能产生导前于CP工作脉冲。解：48第48页01DC01DCT2T1CLKCLK2CLK2CP-T1CP=T2·CLK·CLK2CP’=T2·CLK·CLK2CLK2CLK2CLKCP-T1T1CPCP’答：CP波形如上，宽度变窄，且有毛刺，不能用作工作脉冲49第49页6.4分析图6.16（P180）中对ready#信号有何要求，说明原因。假如不能满足要求，则电路怎样修改。01DC01DCT2T1CLKCLK2+readyT1答：ready必须能包住CLK2#，即当CLK2#为正脉冲时，应确保Ready不发生改变，这么才能确保CP-T信号完整性，不产生尖峰，使T能可靠工作。若ready不能满足这一要求，可修改图，使Ready控制TD端。50第50页01DC01DCT2T1CLKCLK2ready51第51页6.5从供选择答案中，选出正确答案填入□中微指令分成水平型微指令和④微指令两类，③可同时执行若干个微操作，所以执行指令速度比④快。在实现微程序时，取下一条微指令和执行本条微指令普通是②进行，而微指令之间是①。实现机器指令微程序普通是存放在②中，而用户可写控制存放器则由①组成。供选择答案：A——C：①微指令；②微操作；③水平型微指令④垂直型微指令D，E：①次序；②重合F，G：①随机存放器（RAM）；②只读存放器（ROM）6.6某机有8条微指令I1-I8，每条微指令所包含微命令控制信号如表所表示。52第52页微指令微命令信号abcdefghijI1√√√√√I2√√√√I3√√I4√I5√√√√I6√√I7√√√I8√√√a-j分别对应10种不一样性质微命令信号。假设一条微指令控制字段为8位，请安排微指令控制字段格式。53第53页解：可能组合

bfijcfjdijefhfhiacdg直接控制直接编译01-e10-f11-hO1-b10-i11-j54第54页6.7已知某机采取微程序控制方式，其控制存放器容量为512×48位，微程序可在整个控制存放器中实现转移，可控制微程序转移条件共4个（直接控制），微指令采取水平型格式，如图所表示：微指令字段判别测试字段下地址字段操作控制次序控制（1）微指令中三个字段分别应为多少位？（2）画出围绕这种微指令格式微程序控制器逻辑框图解：（1）下址字段：512=29，即为9位判别测试字段：4位（4个条件，直接控制法）下地址字段：48-9-4=35位（2）参见P187图6.24（BCF为4，BAF为9位）55第55页6.8在微程序控制计算机中，下一条要执行微指令地址都有那些可能起源？各发生在什么场所？答：（1）开启，由硬件实现取机器指令微指令（2）指令操作码产生后继微地址（3）次序执行（μPC）+1→μPC（4）微程序转移（转移地址△）（μPC）+△→μPC6.9参考图6.8（P175），6.10（P177），表6.1（P174）画出下述3条指令微程序流程图：（1）JMPDisp（相对寻址）（2）Loadrs@rs1（间接寻址）（3）ADDrsrs1（存放器寻址）解：（1）功效（PC）+disp→PC（2）功效(（rs1）)→rs（3）功效（rs）+（rs1）→rs

56第56页取机器指令计算转移地址计算地址加法计算取数加法计算送结果JMPDispLoadrs@rs1ADDrsrs157第57页6.10假设某计算机采取四级流水线（取指、译码、执行、送结果），其中译码可同时完成从存放器取数操作，并假设存放器读/写操作（允许同时取指和取数）可在一个机器周期内完成，问次序执行上题3条指令，总共需要多少周期？解：取指译码→PC(PC)+disp取指译码间址取数→rs取指译码+→rs58第58页6.15设有主频为16MHz微处理器，平均每条指令执行时间为两个机器周期，每个机器周期由两个时钟脉冲组成。问：（1）存放器为“0等候”，求出机器速度。（2）假如每两个机器周期中有一个是访存周期，需插入1个时钟周期等候时间，求机器速度。（“0等候”表示存放器可在一个机器周期完成读/写操作，所以不需要插入等候时间）解：（1）16÷4=4MIPS（InstructionPerSecond）（2）16÷（2×2+2）=2.67MIPS6.16从供选择答案，选出正确答案，填入□中微机A和B是采取不一样主频CPU芯片，片内逻辑电路完全相同。若A机CPU主频为8MHz，B机为12MHz。则A机CPU主振周期为①μs。如A机平均指令执行速度为0.4MIPS，那么A

机平均指令周期为⑦μs，B机平均指令执行为④MIPS。供选择答案A——C：①0.125;②0.25;③0.5;④0.6;⑤1.25;⑥1.6;⑦2.5。59第59页6.17从供选择答案，选出正确答案，填入□中某机采取两级流水线组织，第一级为取指、译码、需要200ns完成操作；第二级为执行周期，大部分指令能在180ns内完成，但有两条指令要360ns才能完成，在程序运行时，这类指令所占百分比为5—10%。依据上述情况，机器周期（即一级流水线时间）应选为③。两条执行周期长指令采取②方法处理。A：①180ns；②190ns；③200ns；④360nsB：①机器周期选为360ns；②用两个机器周期完成6.18造成流水线阻塞原因有多个。试列举三个造成流水线阻塞原因，并给出其中两个化简办法。解：略，请见P210-21460第60页第7章存放系统7.57.67.77.87.97.107.1361第61页7.5设某计算机cache采取4路组相联映像,已知cache容量为16KB，主存容量为2MB，每个字块有8个字，每个字有32位。请回答：（1）主存地址多少位（按字节编址），各字段怎样划分（各需要多少位）？（2）设cache起始为空，CPU从主存单元0，1，……，100。依次读出101个字（主存一次读出一个字），并重复按此次序数读11次，问命中率为多少？若cache速度是主存5倍，问采取Cache与无cache比较速度提升多少倍？解：（1）214/（23·22·22）=272·220/（23·22）=2169732主存组号（cache标识）主存组内页号（cache组号）块内地址字节编号62第62页（2）命中率10/11=91%速度比11×5/（10×1+1×5）=55/15=3.677.6设某计算机采取直接映像cache，已知容量为本4096B。（1）若CPU依次从主存单元0，1，……，99和4096，4097，……，4195交替取指令，循环执行10次，问命中率为多少？（2）如cache存取时间为10ns，主存存取时间为100ns，cache命中率为95%，求平均存取时间。解：（1）命中率为0…0994095…099409540964195（2）0.95×10+(1-0.95)×(100+10)=9.5+5.5=15(ns)63第63页7.7设可供用户使用主存容量为100KB，而某用户程序和数据所占主存容量超出100KB，但小于逻辑地址所表示范围。问含有虚存与不含有虚存对用户有何影响？答：因为用户程序和数据超出了实际主存容量，所以每次只能将一部分程序和数据从辅存调入主存。若不含有虚存，则调入调出工作必须由用户（程序）来完成；若含有虚存，则调入调出工作由MMU和操作系统完成，整个过程对用户来说是透明。7.8主存放器容量为4MB，虚存容量为1GB（1×109B），虚拟地址和物理地址各为多少位？依据寻址方式计算出来有效地址是虚拟地址还是物理地址？假如页面大小为4KB，页表长度是多少？答：虚拟地址1GB=230B即为30位物理地址4MB=222B即为22位1GB/4KB=230B/212B=21864第64页7.9设某虚存有以下快表放在相联存放器中，其容量为8个存放单元。问：按以下三个虚拟地址访问主存、主存实际地址码各是多少？（设地址均为16进制）页号本页在主存起始地址334253800079600066000044000015800005500003070000序号页号页内地址11503242701283480516答：（1）0324+80000=80324（2）0128+96000=96128（3）去主存查找（慢表），有可能需要重新分配65第65页7.10某程序对页面要求序列为P3P4P2P6P4P3P7P4P3P6P3P4P8P4P6。（1）设主存容量为3个页面，求FIFO和LRU替换算法时各自命中率（假设开始时主存为空）。（2）当主存容量增加到4个页面时，两替换算法各自命中率又是多少？（1）LRU页面请求342643743634846③333426437446338②/44264374363484①//2643743634846命中××××√××√√×√√×√×6/15=40%66第66页