电自专09数电期末总复习省公开课金奖全国赛课一等奖微课获奖课件

数字电子技术基础电子信息工程学院：杨君玲电自专09级（10-11-1学期）1/28数字电子技术知识结构数字逻辑基础数制、码制逻辑代数基本逻辑电路门电路触发器数字逻辑电路组合逻辑电路←（门电路）小规模中规模（编码器、译码器、数据选择器、算术运算电路）大规模（PLD）时序逻辑电路←（触发器+门电路）小规模、中规模（存放器、计数器）大规模（PLD）脉冲波形变换与产生存放器数模和模数转换2/281数字逻辑基础1、基本概念和基础知识模拟信号与数字信号在时间和取值上连续改变信号是模拟信号，而数字信号在时间和取值上则是离散。数字信号是脉冲信号，它只需用高电平和低电平来表示。数字信号描述方法：0或1数制与码制数制(B/O/D/H)码制(8421BCD)数制与码制之间相互转换余3码和格雷码定义、特点余3码：=8421BCD+“0011”3/28基本逻辑运算（与、或、非）复合逻辑运算：异或等逻辑函数表示方法：逻辑函数表示式、真值表、波形图、逻辑图、卡诺图等。（其中真值表和卡诺图含有唯一性。）逻辑代数逻辑代数基本定律和基本规则例：已知X+Y=X+Z,则Y=Z。（Ｘ）最小项定义及其性质、逻辑相邻最小项定义例：在4变量函数F（W，X，Y，Z）中，和最小项相邻项是（）例：逻辑函数证实和化简（代数法、卡诺图法）4/282基本逻辑电路门电路⑴TTL逻辑门电路←三极管三极管（符号?）：双极型流控型器件。输入端取电流。电路功耗大。三极管工作状态：截止、放大、饱和。数字电路是三极管工作在开关状态下（即截止和饱和），放大状态是模拟电子线路研究问题。一个理想开关元件,在接通状态时,接通电阻（即ce之间电阻）为0,在断开状态下,其电阻（即ce之间电阻）为无穷大，断开与接通之间转换时间为0。①TTL逻辑门电路电平标称值：高电平VH3.6V；低电平VL0.3V；电源电压VCC+5V；阈值电压VTH1.4V。5/28TTL逻辑门电路②、TTL门电路输入负载特征和输出特征。输入负载特征：输入大电阻（>3K），相当于接入高电平。悬空就相当于接高电平。此时用万用表测得大约值应为1.4V。输出带负载特征：TTL与非门带负载后,负载电流流向有两种情况,一个是从外电路流入与非门,称为灌负载;另一个是从与非门流向外电路,称为拉负载,其中TTL与非门带灌负载能力较强。

③、OC门电路（逻辑符号?）TTL门电路不能直接线与，OC门电路（也称集电极开路门电路）能够把多个输入端直接并联使用，实现“线与”逻辑功效。④、三态门（逻辑符号?）输出高电平、低电平、高阻态。三态门输出端能够直接线与，但同一时刻各三态门使能端只能有一个有效。所以可用作多路数据分时传送。利用三态门能够实现数据双向传输。

6/28门电路⑵COMS逻辑门电路←场效应管⑶门电路输入特征⑷、门电路多出输入端处理办法（对于TTL和CMOS是不一样）7/283触发器触发器特征方程依据触发器驱动方程和特征方程，会写出触发器状态方程，并进行简单分析和画波形图。触发器含有记忆功效，是最简单时序逻辑电路器件。触发器特点触发器有2个稳态（即0态和1态），它可统计1位二进制码。若存放一个字节二进制信息，需要8个触发器。

8/28例１、已知D触发器初始状态为0态，当D＝0时，CP脉冲作用后，Q端状态应为（0）。例２、R-S触发器有______个稳态，它可统计______位二进制码。若存放一个字节二进制信息，需要________个触发器。例3、RS触发器、JK触发器均含有状态翻转功效。（√）例4、JK触发器在CP作用下，若J=K=1，其状态保持不变。（×）例5：电路以下列图所表示，已知CP和A、B波形，试写出Q1和Q2状态方程，并画出Q1和Q2波形。设触发器初始状态均为0。Q Q 9/282组合逻辑电路1数字电路特点及分类：分类按逻辑功效分为：组合逻辑电路，时序逻辑电路。它们特点各是什么？组合逻辑电路特点：电路输出只取决于输入，与电路原状态无关。电路无记忆功效，由门电路组成。时序逻辑电路特点：电路输出不但取决于输入，还与电路原状态相关。电路有记忆功效，由触发器组成。例1:组合逻辑电路t时刻状态和t-1时刻该电路状态相关.（×）例2:时序逻辑电路t时刻状态和t-1时刻该电路状态相关.（√）例3:组合逻辑电路在任意时刻稳定输出信号取决于

。例4:时序逻辑电路在任意时刻稳定输出信号取决于

。

按集成器件分：TTL、CMOS按集成度分：小规模、中规模、大规模、超大规模10/28

2小规模逻辑电路：门电路组成逻辑电路分析与设计。3中规模逻辑电路：经典器件及型号：编码器、译码器、数据分配器、数据选择器、加法器（半加器、全加器）、减法器（全减器、半减器）、数值比较器。⑴编码器编码器功效？二进制编码：2n→n例：欲对全班86个学生以二进制代码表示，最少需要二进制码位数是(？)二—十进制编码：10→4优先编码器。⑵译码器：译码器功效？二进制译码：n→2n（重点芯片：74LS138）二—十进制译码：4→10七段显示译码器：输入4位数据，输出7段abcdefg会用138译码器分析或设计逻辑电路（后面有例题）11/28例４：试用一片3/8线译码器（如图）和最少门设计一个奇偶校验器，要求当三个变量中有偶数个1时，输出为1，不然为0。已知译码器输出为低电平有效。12/282组合逻辑电路⑶数据分配器输入输出是一对多关系。译码器使能端作为分配器地址输入端。提醒：厂家不直接生产数据分配器，是用带有使能端译码器代替。⑷数据选择器：数据输入输出是多对一关系。有地址输入端。例1：若数据输入端有2n个，对应地址输入端应为n个。例2：一个含有N个地址端数据选择器功效是（2N选1）。数据选择器表示式（4选1）：

13/28⑸加法器：半加器：不考虑低位向高位进位信号。全加器：考虑低位向高位进位信号。写出真值表。逻辑符号。超前进位加法器比串行进位加法器快。

⑹减法器半减器：不考虑低位向高位进位信号。全减器：考虑低位向高位进位信号。写出真值表。⑺数值比较器比较方法。一位数值比较器表示式。14/284组合逻辑电路分析（1）SSI（小规模集成电路）分析：即给定门电路组成逻辑图，分析该逻辑图逻辑功效。（2）MSI（中规模集成电路）分析：给出组合逻辑电路中规模器件（即上述中一个）和惯用逻辑门电路组成逻辑图，分析其逻辑功效。5组合逻辑电路设计（1）SSI设计：依据所描述要求，用门电路实现该逻辑功效；（2）MSI设计：依据所描述要求，用译码器、数据选择器等器件设计该逻辑功效；（用138译码器实现某一逻辑函数。）6组合逻辑电路中竞争冒险组合逻辑电路中竞争冒险消除方法有发觉并消掉互补变量、增加乘积项和输出端并联电容等方法。15/283时序逻辑电路1时序逻辑电路定义和主要特点。时序逻辑电路特点：电路输出不但取决于输入，还与电路原状态相关。电路有记忆功效，由触发器组成。例：时序逻辑电路在任意时刻稳定输出信号取决于

。时序逻辑电路在结构上包含组合逻辑电路和存放电路两部分。时序逻辑电路从触发方式能够分为同时时序逻辑电路和异步时序逻辑电路，主要是依据电路所接CP脉冲来分。2时序逻辑电路定义时序逻辑电路分析方法。（书上例题，后面例题）例２：分析下列图所表示时序电路逻辑功效，写出电路驱动方程、状态方程和输出方程，画出电路状态转换图，并说明该电路是否能自开启。●●●DQCPFF1

DQCPFF2

DQCPFF3&CPY16/282时序逻辑电路有哪些经典器件？时序逻辑电路经典器件（存放器、计数器）（1）存放器（a）存放器：只能暂存数码，不能移位。n位存放器需要n个触发器组成。（b）移位存放器：能够暂存数码，也能够移位，而且还能够进行数据串并转换。n位移位存放器需要n个触发器组成。经典器件194。会分析194电路接成任意电路逻辑功效。会用移位存放器设计电路。17/28

（2）计数器：(a)计脉冲个数。n个触发器最多能够组成2n进制计数器。有效状态、无效状态、自开启等概念。当初序电路存在无效循环时该电路不能自开启。例1：组成一个2n进制计数器需n个触发器。用n个触发器组成计数器,计数容量最多可为

。例2：要组成5进制计数器，最少需要

个触发器，其无效状态有

个。例3：十进制计数器最高位输出周期是输入CP脉冲周期10倍。（√）（b）环形计数器：n个触发器组成环形计数器有效状态n个，无效状态2n-n个。（c）扭环形计数器：n个触发器组成环形计数器有效状态2n个，无效状态2n-2n个。18/283中规模计数器分析和设计（经典器件161、160等）（1）给定电路会分析该电路是多少进制计数器。（2）会用给定中规模计数器采取反馈清零法或反馈置数法设计任意进制计数器。经典器件161。例３：试分析下列图所表示电路，画出它状态图，说明它是几进制计数器？（74160是十进制计数器，异步清零且低电平有效。）。19/284存放器可编程逻辑器件知识关键点1ROMROM分类：PROM、EPROM、E2PROM。它们各自特点，它们之间相同和不一样点？

ROM字线、位线、存放容量计算；比如：一个容量为256×4位ROM有8条地址线，4条数据线，256根字线，总存放容量为1K。ROM是一个固定存放器，它能长久存放固定数据，工作时只能读出而不能写入，断电数据不丢失。数据写入是在工作前写入。2RAMRAM用于数据暂存，可随时对它进行读写工作，一旦断电，数据马上丢失。工作过程中可随时写入和读出数据。20/283可编程逻辑电路（PLD）结构（与或阵列）分类：PROM、PLA、PALPROM（可编程只读存放器）：与阵列固定，或阵列可编程；PLA（可编程逻辑阵列）：与阵列和或阵列都可编程；还包含触发器组。PAL（可编程阵列逻辑）：与阵列可编程，或阵列固定；GAL（通用阵列逻辑）：有与阵列或阵列，还有输出逻辑宏单元（OLMC）。CPLD（复杂可编程逻辑器件）FPGA（现场可编程逻辑门阵列）可编程逻辑器件PLD是用户经过对器件编程来确定其器件内部逻辑结构，从而实现所需要逻辑功效。它们编程设计均需要借助于计算机来完成。对于我们介绍几个器件（PROM、PLA、PAL和GAL）还需要借助于专用编程器来完成。21/28555定时器：能够接成以下3种中任一个。1、用555定时器组成施密特触发器：2、用555定时器组成单稳态触发器：例：由555定时器组成单稳态触发器,其输出脉冲宽度取决于()；3、用555定时器组成多谐振荡器：对于各种电路接法和参数计算以及相对应输出波形都要求熟练掌握。5脉冲波形变换与产生22/28单稳态电路：特点：1、只有一个稳态2、当触发信号到来时，从稳态→暂稳态3、可从暂稳态自动地回到稳态（其中暂稳态地维持时间取决于外接外接定时元件R、C数值）

应用：用于定时（产生一定宽度脉冲）、整形（把不规则波形转换成等宽、等幅脉冲）、延时（将输入信号延迟一定时间之后输出）等。分类：可重复触发单稳态电路、不可重复触发单稳态电路23/28多谐振荡器：（是一个自激振荡电路，脉冲产生电路）特点：1、电路没有稳态，只有两个暂稳态2、能够从一个暂稳态自动地向另一个暂稳态过渡3、没有外加任何输入信号，在输出端能观察到一个幅值、频率波形作用：脉冲产生电路R1R224/28施密特触发器：特点：1、有两个稳态（广义上说也是双稳态触发器）2、属于电平触发，对于迟缓改变信号依然适用，当输入信号到某一定电压值时，输出电压会产生突变。3、输入信号增加和降低时，电路有不一样阈值电压，其传输特征为：作用：脉冲波形变换