2022-2023学年高二物理竞赛课件：半导体效应晶体管

半导体效应晶体管理想MOS结构：理想结构基于以下假设：（1）在氧化物中或在氧化物和半导体之间的界面上不存在电荷;（2）金属和半导体之间的功函数差为零;（3）层是良好的绝缘体，能阻挡直流电流流过。因此，即使有外加电压，表面空间电荷区也处于热平衡状态，这使得整个表面空间电荷区中费米能级为常数。载流子积累：随着外加偏压的改变，半导体表面的多数载流子浓度可能大于体内热平衡多数载流子浓度，这种现象称为载流子积累。载流子耗尽：在外加偏压的作用下，半导体表面的多数载流子浓度大大低于体内热平衡多数载流子浓度，少数载流子浓度增加，大于体内热平衡多数载流子浓度但仍远远低于电离杂质浓度。与电离杂质浓度相比，自由载流子浓度可以忽略，这种现象称为载流子耗尽。（或：在外加偏压的作用下，半导体表面自由载流子浓度与电离杂质浓度相比可以忽略的现象称为载流子耗尽。）载流子反型：在外加偏压的作用下，半导体表面的少数载流子浓度等于或高于本征载流子浓度的现象称为载流子反型。沟道电荷：半导体表面反型层中的反型自由载流子电荷。解释出现反型层以后的电容C与测量频率有关的现象。答：所谓电容与测量频率有关，就是与交变信号电压的频率有关。在出现反型层以后，特别是在接近强反型时，表面电荷由两部分所组成：一部分是反型层中的电子电荷，它是由少子的增加引起的。另一部分是耗尽层中的电离受主电荷，它是由于多子空穴的丧失引起的。（6-21）表面电容为考虑是怎样积累起来的。例如，当MOS上的电压增加时，反型层中的电子数目要增多。P型衬底中的电子是少子，由衬底流到表面的电子非常少，因此，反型层中电子数目的增多，主要依靠耗尽层中电子—空穴对的产生。在反型层中实现电子的积累是需要一个过程的。这个过程的弛豫时间由非平衡载流子的寿命所决定，一般比较长。同样，当MOS上的电压减小时，反型层中的电子要减少。电子数目的减少主要依靠电子和空穴在耗尽层中的复合来实现。如果测量电容的信号频率比较高，耗尽层中电子—空穴对的产生和复合过程跟不上信号的变化，那么，反型层中的电子电荷也就来不及改变。于是，（6-47）

这样在高频情况下，随着直流偏压的增加，增大，电容C减小。当表面形成了强反型层时，强反型层中的电子电荷随直流偏压的增加而e指数地增加，对直流偏置电场起屏蔽作用。于是，耗尽层宽度不再改变，达到极大值。这时，MOS系统的电容C要达到极小值。在接近强反型区，如果测量电容的信号频率比较低，耗尽层中电子—空穴对的产生与复合过程能够跟得上信号的变化，这时，反型层中的电子电荷的变化，屏蔽了信号电场，对表面电容的贡献是主要的，而耗尽层的宽度和电荷基本上不变，因此在这种情况下，表面电容由反型层中电子电荷的变化所决定

在形成强反型以后，随变化很快，的数值很大。于是，MOS系统的电容C趋近，即随着的增加，C经过一个极小值，而后迅速增大，最后趋近于。以上说明了MOS系统的C-V关系随测量频率变化的原因。（6-50）MOS结构存在哪些氧化层电荷和界面陷阱电荷？简述它们的基本属性。答：它们是：界面陷阱电荷、氧化物固定电荷、氧化物陷阱电荷和可动离子电荷。界面陷阱电荷，在界面上的陷阱，其能级位于硅禁带之内。界面态密度（即单位面积陷阱数）和晶面取向有关。在(100)面界面态密度比(111)面的约少一个数量级。氧化物固定电荷位于界面约3nm的范围内，这些电荷是固定的，在表面势大幅度变化时，它们不能充放电。通常是正的。（100）面的和较低，故MOS结构中硅一般采用（100）晶面。氧化物陷阱电荷，和二氧化硅缺陷有关。例如，在受到x射线辐射或高能电子轰击时，就可能产生这类电荷。这些陷阱分布在二氧化硅层内。这些和工艺过程有关的大都可以通过低温退火消除。可动离子电荷，诸如钠离子和其它碱金属离子，器件制造过程中由可动离子沾污引起的。在高温和高压下工作时，它们能在氧化层内移动。半导体器件在高偏置电压和高温条件下工作时的可靠性问题可能和微量的碱金属离子沾污有关。在高偏置电压和高温条件下，可动离子随着偏置条件的不同可以在氧化层内来回移动，引起C－V曲线沿电压轴移动。因此，在器件制造过程中要特别注意可动离子沾污问题。写出实际阈值电压的表达式并说明各项的物理意义答：式中第一项是为消除半导体和金属的功函数差的影响，金属电极相对于半导体所需要加的外加电压；第二项是为了把绝缘层中正电荷发出的电力线全部吸引到金属电极一侧所需要加的外加电压；第三项是当半导体表面开始出现强反型时，半导体空间电荷区中的电荷与金属电极的相应电荷在绝缘层上所产生的电压降，亦即支撑出现强反型时所需要的体电荷所需要的外加电压；第四项是，开始出现强反型层时，半导体表面所需的表面势，也就是跨在空间电荷区上的电压降。是实际阈值电压，是使MOSFET出现强反型所需的最小栅偏压。〔（6-66）〕画出MOSFET结构示意图，简述其工作原理。答：MOSFET结构示意图如图〔6-1〕所示。它是一个四端器件。其结构是在P型硅衬底上形成作为源和漏的两个区。氧化物上的金属电极叫做栅极。通常把源和漏下方区域称为场区，而把栅下区域称为有源区。器件的基本参数是沟道长度（两个结间的距离），沟道宽度Z，氧化层厚度，结深，以及衬底掺杂浓度等。以源极作为电压的参考点。当漏极加上正电压，而栅极未加电压时，从源极到漏极相当于两个背靠背的PN结。从源到漏的电流只不过是反向漏电流。当栅极加上足够大的正电压时，中间的MOS结构发生反型，在两个区之间的P型半导体形成一个表面反型层（即导电沟道）。于是源和漏之间能通过N型表面沟道流过电流。这