【毕业设计】基于FPGA的DDS信号发生器

I波形发生器己成为现代测试领域应用最为广泛的通用仪器之一，代表了波形发生器的发展方向。随着科技的发展，对波形发生器各方面的要求越来越高。近相位可连续变化等特点，在数字通信系统中已被广泛采用而成为现代频率合成技术中的佼佼者。现场可编程门阵列(FPGA)设计灵活、速度快，在数字专用集成电路的设计中得到了广泛的应用，由于现场可编程门阵列(FPGA)具有高集成度、高速度、可实现大容量存储器功能的特性，能有效地实现DDS技术，极大本文首先介绍了DDS波形发生器的研究背景和DDS的理论。然后详尽地叙述了在以FPGA芯片为主的硬件平台上设计，编程实现一个DDS信号源，并产生不同通信中用到的调制信号(ASK,FSK,PSK),最后通过JTAG方式将产生的行观察与分析。通过分析结果表明，本设计达到了预定的要求，证明了采用软硬结合的方式，结合DDS技术，通过对FPGA的编程实现产生多种波形(如ASK,关键词：直接数字频率合成DDS现场可编程门阵列FPGA波形发生器Abstract:Waveformgeneratorhasbecomeamodernfiwidelyusedgeneral-purposeequipment,onbehalfofthewaveformgeneratordevelopment.Withthedevelopmentoftechnologyinallaspectsofthewaveformgeneratorshavebecomeincreasinglsynthesizers(DDS)hasafrequencyresolutionbecauseofitshigh-frequencytechnologytobecometheleaderin.Field-programmablegatearray(FPGA)designcapacitymemorycanberealizedfunDDStechnology,whichgreatlyimprovThispaperintroducestheDDSwaveformgsuchasASK,FSK,PSK.Thelastsendingthethreekindofmodulatiocomputerbyserialcommunication,tthatthedesignmeetstherequirementsintendedto.AndProvedthatusingFlexwaytoprogrammingtheFPGAtoproduceavarietyofwaveforms(suchasASK,FSK,PSK)ofDDSisfKeywords:DDSFPGAWaveformGenerator目录 11.1课题背景 11.2国内外波形发生器发展现状 11.2.1波形发生器的发展现状 11.2.2国内外波形发生器产品比较 21.2.3研究波形发生器的目的及意义 21.3本文研究主要内容 2本章小结 2 32.1频率合成技术 32.1.1频率合成技术发展与分类 32.1.2频率合成技术指标 42.1.3频率合成的技术现状 52.2DDS基本原理与特点 6 6 7 7本章小结 7第3章数字调制信号介绍 8 83.2调制方式 83.3ASK幅移键控 9 3.5FSK频移键控 本章小结 第四章开发平台介绍 4.1.3本系统所用开发板简介 4.2软件平台QuartusⅡ介绍 本章小结 第5章系统实现 5.1电路整体设计 5.2PLL模块 5.2.2本系统中的PLL模块 5.3异步串口模块 5.3.2本系统中的异步串口模块 5.5.2FSK选择模块 5.6电路运行结果分析 本章小结 总结 致谢 参考文献 成都理工大学2011届本科毕业设计(论文)1第1章前言1.1课题背景近年来新的技术，它从相位的角度出发直接合成所需波形。它是由美国人术仅仅在理论上进行了一些探讨，而没有应用到实际中去。近30年来，随着超1.2国内外波形发生器发展现状在70年代前，信号发生器主要有两类：正弦波和脉冲波。这个时期的波形发生器多采用模拟电子技术，而且模拟器件构成的电路存在着尺寸大、价格贵、功耗大等缺点，并且要产生较为复杂的信号波形，则电路结构非常复杂。在70质是采用微处理器对DAC的程序控制，就可以得到各种简单的波形。90年代末，出现几种真正高性能、高价格的波形发生器、但是HP公司推出了型号为HP770S的信号模拟装置系统，它由HP8770A任意波形数字化和成都理工大学2011届本科毕业设计(论文)2HP1776A波形发生软件组成。HP8770A实际上也只能产生8种波形，而且价格到了二十一世纪，随着集成电路技术的高速发展，出现了多种工作频率可过GHz的DDS芯片，同时也推动了波形发生器的发展，2003年，Agilent的产品33220A能够产生17种波形，最高频率可达到20M,2005年的产品N6030A能够产生高达500MHz的频率，采样的频率可达1.25GHz。1.2.2国内外波形发生器产品比较早在1978年，由美国Wavetek公司和日本东亚电波工业公司公布了最高取样频率为5MHz,可以形成256点(存储长度)波形数据，垂直分辨率为8bit,主要用于振动、医疗、材料等领域的第一代高性能信号源，经过将近30年的发展，伴随着电子元器件、电路、及生产设备的高速化、高集成化，波形发生器的性能有了飞速的提高。变得操作越来越简单而输出波形的能力越来越强。波形操作方法的好坏，是由波形发生器控制软件质量保证的，编辑功能增加的越多，波形形1.2.3研究波形发生器的目的及意义波形发生器是信号源的一种，主要给被测电路提供所需要的己知信号(各种波形),然后用其它仪表测量感兴趣的参数。可见信号源在各种实验应用和试验测试处理中，它的应用非常广泛。目前我国己经开始研制波形发生器，并取得了可喜的成果。但总的来说，我国波形发生器还没有形成真正的产业。就目前国内的成熟产品来看，多为一些PC仪器插卡，独立的仪器和VXI系统的模块很少，并且我国目前在波形发生器的种类和性能都与国外同类产品存在较大的差距，因此加紧对这类产品的研制显1.3本文研究主要内容1.对DDS的原理、特点及输出特性进行研究、分析；2.根据DDS原理和特点，利用FPGA开发DDS模块3.结合DDS模块，通过串口配置产生通信调制中的ASK,FSK,PSK信号4.将产生的调制信号传送至电脑，借助Quartus2软件中的嵌入式逻辑仪对结果本章首先对课题研究背景作了介绍，然后对波形发生器的国内外现状、国内外波形发生器的产品比较、研究的目的、意义作的详细的介绍。最后对本文研究的内容进行了简介的介绍。成都理工大学2011届本科毕业设计(论文)3第2章DDS波形发生器理论介绍2.1.1频率合成技术发展与分类到比较成熟的阶段。目前频率合成主要有三种方法：直接模拟合成法(DirectsimulationFrequeneysynthesis)、锁相环合成法(Phase-lockedloopFrequeney生谐波丰富的窄脉冲。该方法频率转换时间短(小于IOOns),用这种方法合成的DDS方法产生任意波形，它是把一系列数字量形式的信号通过DAC转换成模拟要求不高，但对相噪、杂散有较高要求时，PLL频率合成仪81有特殊的优势。速度就必须牺牲分辨率，这是PLL的工作DDS的全数字结构给频率合成领域注入了新的活力，但也正是全数字结构使成都理工大学2011届本科毕业设计(论文)4利用优势互补，所以产生了混合式频率合成技术。其中DDS与PLL频率合成混合应用最为广泛，基本原理就是利用DDS的输出作为PLL的参考输入，来解决频率分辨率和相噪的矛盾。但是PLL在频率转换时需要一定的捕获时间，这个切换时间取决于PLL。然后通过高速DAC产生已经用数字形式存入的正弦波。DDS作为一种先进的信号产生技术已经广泛应用于各个领域，如信号源仪器，2.1.2频率合成技术指标所谓频率合成技术是指以一个或者多个高精确度和高稳定度的频率参考信(1)输出频率范围(2)频率稳定度频率稳定度是指在规定的时间间隔内，频率合成器的实际输出频率与频率(3)频率分辨率频率合成器的输出频谱通常是不连续的。频率分辨率指两个输出频率之间(4)频率切换时间频率切换时间指频率合成器输出频率由一个频率点切换到另一个频率点并(5)频谱纯度频率合成技术中常常提到的一个指标就是频谱纯度，频谱纯度以杂散分量(6)调制性能调制性能是指频率合成器的输出是否具有调幅、调频、调相、幅移键控、成都理工大学2011届本科毕业设计(论文)52.1.3频率合成的技术现状DDS不仅可以产生正弦波同时也可以产生任意波，这是其他频率合成方式所没有的。任意波在各个领域特别是在测量测试领域有着广泛的应用。通过DDS这种方法产生任意波是一种简单、低成本的方法，通过增加波形点数可以使输出达到很高的精度，这都是其他方法所无法比拟的。自80年代以来各国都在研制DDS产品，并广泛的应用于各个领域。其中以AD公司的产品比较有代表性。如AD7008、AD9850、AD9854、AD9852、AD9858等。其系统时钟频率从3OMHz到300MHz不等，其中的AD9858系统时钟更是达到了1GHz。这些芯片还具有调制功能。如AD70OS可以产生正交调制信号，而AD9852也可以产生FSK、PSK、线性调频以及幅度调制的信号。这些芯片集成度高内部都集成了D/A转换器，精度最高可达12bit。同时都采用了一些优化设计来提高性能。如这些芯片中大多采用了流水技术，通过流水技术的使用，提高了相位累加器的工作频率，从而使得DDS芯片的输出频率可以进一步提高。通过运用流水技术在保证相位累加器工作频率的前提下，相位累加器的字长可以设计得更长，如AD9852的相位累加器达到了48位。而不是之前型号的32位，这样输出信号的频率分辨率大大提高了。同时为了抑止杂散，这些芯片大多采用了随机抖动法提高无杂散动态范围(这是由于DDS的周期性，输出杂散频谱往往表现为离散谱线，随机抖动技术使离散谱线均匀化，从而提高输出频谱的无杂散运用DDS技术生产的DDS任意波型信号发生器是较新的一类信号源，并且已经广泛投入使用。它不仅能产生传统函数信号发生器能产生的正弦波、方波、三角波、锯齿波，还可以产生任意编辑的波形。由于DDS的自身特点，还可以很容易的产生一些数字调制信号，如FSK、PSK等。一些高端的信号发生器甚至可以产生通讯信号。同时输出波形的频率分辨率、频率精度等指标也有很大的提高。如HP公司的HP33120可以产生10mHz一15MHz的正弦波和方波。同时还可以产生10mHz一5MHz的任意波形。任意波形深度16000点。采样率40M,还具备了调制功能，可以产生AM、FM、FsK、碎发、扫频等信号。HP公司的HP33250可以产生luHZ一80MHz的正弦波和方波，产生luHz到25MHz的任意波形，任意波形深度64K点，采样率200M。同时也具备了AM、FM、FSK、碎发、扫频等功能。BKPRECISION公司的407OA型函数级任意波形发生器正除了在仪器中的应用外，DDS在通信系统和雷达系统中也有很重要的用途。通过DDS可以比较容易的产生一些通信中常用的调制信号如：频移键控(FSK)、二进制相移键控(BPsK)和正交相移键控(QPSK)。DDS可以产生两路相位严格正交的信号，在正交调制和解调中的到广泛应用，是一中很好的本振源。在雷达中通过DDS和PLL相结合可以产生毫米波线性调频信号，DDS移相精度高、频率捷变快和发射波形可捷变等优点在雷达系统中也可得到很好的发挥。成都理工大学2011届本科毕业设计(论文)62.2.1DDS基本原理直接数字式频率合成(DDS)技术是近年来随着数字集成电路和微电子技术的发展而迅速发展起来的一种新的频率合成技术。数字频率合成器是一种数字控制的锁相倍频器。其输出频率是基准频率的整数倍，通过频率选择开关改变分频比来控制压控振荡器的输出信号频率。DDS一般由相位累加器、波形存储器、数模转换器及低通滤波器组成，结构框图如下图2-1所示。其基本原理就是将波形数据先存储起来，然后在频率控制字K的作用下，通过相位累加器从存储器中读出波形数据，最后经过D/A转换和低通滤波后输出频率合成。这种频率合成方法可以获得高精度频率和相位分辨率、快速频率转换时间和低相位噪声的频率信号，而且结构简单集成度高。相相累竖器低滤波景相位累加器由N位加法器与N位累加寄存器级联构成，结构如图2-2所示。每来一个时钟脉冲，加法器就将频率控制字K与累加器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟脉冲作用下，不断地对频率控制字进行线性相位累加。由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器溢出的频率就是DDS的输出的信号频率。用相位累加器输出的数据作为波形存储器(ROM)的相位取样地址，这样就可把存储在波形存储器内的波形抽样值(二进制编码)经查找表查出，完成相位到幅值的转换。相位累加器在基准时钟的作用下，进行线形相位累加，当N位相位累加器累加N次后就会产生一次溢出，这样就完成了一个周期，这个周期也就是DDS信号的频率周期+N位累N位累由于DDS的模块化结构，其输出波形由波形查找表中的数据来决定，因此，只需改变查找表中的数据，就能很方便地利用DDS产生以及通信中用到的各种调制信号。成都理工大学2011届本科毕业设计(论文)7输出频率带宽为50%fs(理论值),实际输出带宽仍可达到40%fs。频率时间等于频率控制字的传输时间，也就是一个时钟周期的时间。时钟频率越高，转换时间越短。DDS的转换时间可达纳微秒级数量级，比使用其他的频率合成方法都要短数个数量级。若时钟fs的频率不变，DDS的频率分辨率就是由相位累加器的位数N决定。只要增加相位累加器的位数N即可获得任意小的频率分辨率。目前，大多数DDS的分辨率在1Hz数量级，许多小于1mHz甚至更小。改变DDS输出频率，实际上改变的是每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号只要在DDS内部加上相应控制如调频控制FM,调相控制PM和调幅控制AM即可以方便灵活实现调频，调频和调幅等功能，产生FSK,PSK,ASK,MSK等信号。另外，只要在DDS的波形存储器存放不同波形数据，就可以实现各种波形的输出，如三角波，锯齿波和矩形波甚至是任意波形。当DDS的波形存储器分别存放正弦和余弦函数表时，即可得到正交的两路输出。(I)输出带宽范围有限由于DDS内部DAC和波形存储器(ROM)的工作速度有限，使得DDS输出的最高频率有限。目前市场上采用CMOS,TTL,EcL,工艺制作的DDS芯片，工作频率一般在几十MHz至400MHz左右。采用GaAS工艺的DDS芯片工作频率可达2GHz以上。由于DDS采用全数字结构，不可避免地引入了散杂。其来源主要由三个：相位累加器相位舍入误差造成的散杂；幅度量化误差造成的散杂和DAC非理想特性造成的散杂。本章首先介绍了频率合成技术的发展，分类以及频率合成中的技术指标，简单地介绍了直接数字频率合成技术的现状及应用，紧接着详细地介绍了DDS的工作原理和各主要组成部分的功能与基本结构。最后介绍了DDS的优缺点。成都理工大学2011届本科毕业设计(论文)8第3章数字调制信号介绍PN序列ASK调制信号PsK调制信写NCONCO图3-1利用DDS技术产生调制信号原理图如图3-1所示，为利用DDS技术产生调制信号的原理图，产生的调制信号序列的控制下，从NCO里取出波形，最终利用DDS技术产生所需要的调制信3.2调制方式移键控”(FSK)三种数字调制方式。在“幅移键控”方式中，当“1”出现时接通振幅为A的载波，“0”出现时关断载波，这相当于将原基带信号(脉冲列)S(t)的参量包括：幅度A、频率w、初相位ψ,调制就是要使A、w或ψ随数字基带信号的变化而变化。其中ASK调制方式是用载波的两个不同振幅表示0和1;FSK调制方式是用载波的两个不同频率表示0和1;而PSK调制方式是用载波的起始相位的变化表示0和1。成都理工大学2011届本科毕业设计(论文)9把数字频带传输分为：二进制振幅键控(2ASK),二进制频移键控(2FSK)二进制相移键控(2PSK),除上面所述的二相位、二频率和二幅度系统外，还可以采用各种多相位、多振幅和多频率的方案。在DVB系统中卫星传输采用QPSK,有线传输采用QAM方式，地面传输采用COFDM(编码正交频分复用)方式。但ASK、PSK和FSK这三种数字调制方式仍是最主要的，本论文设计的DDS也是以产生这三种调制信号并进行验证分析为主要内容，所以接下来分别介绍下ASK,PSK,FSK这三种调制信号。“幅移键控”又称为“振幅键控”,记为ASK。也有称为“开关键控”(通断键控)的，所以又记作OOK信号。ASK是一种相对简单的调制方式。幅移键控(ASK)相当于模拟信号中的调幅，只不过与载频信号相乘的是二进制数码而已。幅移就是把频率、相位作为常量，而把振幅作为变量，信息比特是通过载波的幅度来传递的。二进制振幅键控(2ASK),由于调制信号只有0或1两个电平，相乘的结果相当于将载频关断或者接通，它的实际意义是当调制的数字信号为“1”时，传输载波；当调制的数字信号为“0”时，不传输载波。原理如图3-2所示，其中s(t)为基带矩形脉冲。一般载波信号用余弦信号，而调制信号是把数字序列转换成单极性的基带矩形脉冲序列，而这个通断键控的作用就是把这个输出与载波相乘，就可以把频谱搬移到载波频率附近，实现2ASK。实现后的2ASK波形如图3-3所示。2S…如图3-3所示，为ASK仿真的输出波形，二进制码为1时输出载波；二进制码为0时，不输出载波。成都理工大学2011届本科毕业设计(论文)上上在PSK调制时，载波的相位随调制信号状态不同而改变。如果两个频率相同的载波同时开始振荡，这两个频率同时达到正最大值，同时达到零值，同时达到负最大值，此时它们就处于“同相”状态；如果一个达到正最大值时，另一个达到负最大值，则称为“反相”。一般把信号振荡一次(一周)作为360度。如果一个波比另一个波相差半个周期，我们说两个波的相位差180度，也就是反相。当传输数字信号时，“1”码控制发0度相位，“0”码控制发180度相位。PSK相移键控调制技术在数据传输中，尤其是在中速和中高速的数传机(2400bit/s~4800bit/s)中得到了广泛的应用。相移键控有很好的抗干扰性，在有衰落的信道中也能获得很好的效果。我们主要讨论二相和四相调相，在实际应用中还有八相及十六相调相。PSK也可分为二进制PSK(2PSK或BIT/SK)和多进制PSK(MPSK)。在这种调制技术中，载波相位只有0和π两种取值，分别对应于调制信号的“0”和“1”。传“1“信号时，发起始相位为π的载波；当传“0”信号时，发起始相位为0的载波。2PSK的调制原理如图3-4所示。由“0”和“1”表示的二进制调制信号通过电平转换后，变成由“-1”和“1”表示的双极性NRZ(不归零)信号，然后与载波相乘，即可形成2PSK信号，如图3-5所示。空0π如图3-5所示，为PSK仿真的输出波形。二进制码为1时，输出初相位为0的载波；二进制码为0时，输出初相位为180度的载波。成都理工大学2011届本科毕业设计(论文)3.5FSK频移键控所谓FSK就是用数字信号去调制载波频率，是数字信号传输中用的最早的一种调制方式。此方式实现起来比较容易，抗噪声和抗衰减性能好，稳定可靠，是中低速数据传输最佳选择。频移就是把振幅、相位作为常量，而把频率作为变量，通过频率的变化来实现信号的识别，原理如图3-6所示。在FSK中传送的信号只有0和1两个，而在M-FSK中则通过M个频率代表M个符号。输出后的2FSK波形如图3-7所示。开关开关2残波S…载波—f,图3-6FSK原理图年图3-7输出后的2FSK波形如图3-7所示，为PSK仿真的输出波形。二进制码为1时，输出频率为fO的载波；二进制码为0时，输出频率为fl的载波。本章小结本章主要简单介绍了本系统采用DDS技术产生通信调制信号的基本方法，以及三种通信调制中制信号幅移键控ASK、相移键控PSK、频移键控FSK的基本原理及matlab仿真波形，后续章节将利用DDS来产生这三种信号。成都理工大学2011届本科毕业设计(论文)第四章开发平台介绍4.1硬件平台FPGA介绍自1985年Xilinx公司推出有史以来第一颗现场可程序化逻辑组件至今，已经历了超过二十几年的发展历史。在发展过程中，以FPGA为代表的数字系统现场集成取得了惊人的发展：现场可程序化逻辑组件从最初的1200个可利用逻辑闸，发展到90年代的25万个可利用逻辑闸。其后不到数年，著名FPGA厂商，包括Altera公司、Xilinx等公司，又陆续推出了内建数百万逻辑闸以上的FPGA芯片，将现场可程序化组件的整合度提高到一个新的水平。如今，各厂商不再盲目追加逻辑闸的数量，转而努力消除过去FPGA弱势之处，以强化过的运算效能、更为节省的功耗，向各种运算领域扑天盖地而来。纵观现场可程序化逻辑组件的发展历史，其之所以具有巨大的市场吸引力，在于FPGA不仅可以解决电子系统小型化、低功耗、高可靠性等问题，而且其开发周期短、开发软件投入少、芯片价格不断降低，促使FPGA在某些情况下得以取代ASIC的市场，特别是对小量、多样，短开发期的产品需求，使FPGA成为FPGA采用了逻辑单元阵列LCA(LogicCellArray)这样一个新概念，内部包括可配置逻辑模块CLB(ConfigurableLogicBlock)、输出输入模块IOB(InputOutputBlock)和内部连线(Interconnect)三个部分。它的基本特点主要有：采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。FPGA可做其它全定制或半定制ASIC电路的中试样片。FPGA内部有丰富的触发器和I/O引脚。FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程加电时，FPGA芯片将EPROM中数据读入FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA,不同的编程数据，可以产生不同的电路功能。因此，图4-1开板板整体图EPCS16(即容量为16Mb);(6)两个50Mhz有源时钟；(7)所有IO、Avalon总线、配置管脚等都通过4排插针引出，用户可以充分自(9)一个复位按键。4.2软件平台Quartusll介绍如图4-2所示为QuartusⅡ软件的基本界面，QuartusⅡ软件是Altera的综合开发工具，它集成了Altera的FPGA/CPLD开发流程中所涉及的所有工具和第三方软件接口。QuartusⅡ几乎支持Altera现行的所有FPGA,在该集成开发环境中可以实现电路的设计、综合、适配到最后形成下载文件以及在线配置FPGA,还能对电路进行功能仿真，对适配后形成的最终电路进行时序仿真。也就是说只要有了QuartusⅡ这个集成开发环境，就基本上可以完成Altera公司FPGA开发过程中的所有工作。另外，为了方便设计，QuartusⅡ还提供了免费LPM模块供用户调用，如计数器、存储器、加法器、乘法器等。除了这些免费的LPM模块外，Altera公司还开发了有偿IP核提供给有需要的用户使用。这些LPM模块和IP核都大大简化了设计过程，缩短了开发周期。QuartusⅡ支持多种输入方式，常用的有：(1)原理图输入：这种方法最直观，适合顶层电路的设计；(2)硬件描述语言输入：包括AHDL、VHDL及VerilogHDL输入。采用硬件描述语言的优点易于使用自顶向下的设计方法、易于模块规划和复用、移植性强、通用性好。(3)网表输入：对于在其他软件系统上设计的电路，可以采用这种设计方法，式。这种方法的优点是可以充分利用现有的设计资源。本章小结本章首先对FPGA的发展和工作原理进行了介绍，接着介绍了本系统所用到的FPGA硬件开发平台的作了简单介绍，最后对本系统所需要用到的软件平台第5章系统实现NCOrsk选择模块输入时钟PN码图5-1系统整体框图如图5-1所示，这是本系统设计及验证的整体框图。首先由FPGA开发板提供的50M系统时钟送入锁相环PLL,分出一个400M的时钟作为NCO工作时钟，另一个256K的时钟作为PN码产生的工作时钟。系统时钟50M的经16分频后送入NCOFSK、NCOASK/PSK模块，最终产生调制信号ASKOUT、PSKOUT、FSKOUT。最后将产生的调制信号通过串口方式返送回PC端进行验证分析。图5-2系统整体原理图如图5-2所示为，系统整体实现的电路原理图。成都理工大学2011届本科毕业设计(论文)5.2.1PLL背景简介锁相环(PLL:Phase-lockedloops)是一种利用反馈(Feedback)控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且如图5-3所示，一个锁相环电路通常由以下模块构成：鉴频鉴相器(PFD)(或鉴相器：PD),低通滤波器(LPF),压控振荡器(VCO),反馈回路(通常由一个分频t图5-3锁相环的组成原理图5.2.2本系统中的PLL模块如图5-4所示为PLL模块原理图，输入时钟50M经PLL模块后输出c0、cl两个时钟，分别给后面的模块提供正常工作的时钟。如表5-1所示，对PLL模块的输入输出参数输入参数输出参数名称说明开发板提供，频率为400M时钟，为NCO提供正常工作时的时钟256K时钟，为PN随机码的产生模块提供工作时钟如图5-5、5-6、5-7所示，为PLL模块的参数配置要点。成都理工大学2011届本科毕业设计(论文).a图5-5PLL参数配置1如图5-5,将芯片型号配置为CycloneIⅢ系列，输入时钟inclock0配置为如图5-6所示，将输出时钟c0配置为400MHz.图5-7PLL参数配置3如图5-7所示，将输出时钟cl配置为256KHz。5.3异步串口模块串行接口简称串口，也称串行通信接口(通常指COM接口),是采用串行通信方式的扩展接口。也称标准串口，最常用的一种串行通讯接口。RS-232采取不平衡传输方式，即所谓单端通讯。由于其发送电平与接收电平的差仅为2V至3V左右，所以其共模抑制能力差，再加上双绞线上的分布电容，其传送距离最大为约15米，最高速率为20kb/s。RS-232是为点对点(即只用一对收、发设备)通讯而设计的，其驱动器负载为3～7kQ。所以RS-232适合本地设备之间的通信。如图5-8所示为max232在设备通信时的数据传送，是以一产门一产门辅以门4图5-8串口传送的一帧数据每一帧数据都是由11位组成的，表5-2为一帧数据的位说明及介绍。位09作用起始位数据位校验位停止位表5-2帧数据位说明工工图5-9异步串口模块的实现原理图如图5-9所示，使用Verilog语言对FPGA编程实现的uart串口模块，通过频率控制字，实现控制FPGA产生的ASK,FSK,PSK—10所示为PC与串口通信的功能框图。控制字申1模块调制信号的频率。如图5图5-10串口模块功能框图率余炫查找表图5-11NCO工作原理图NCO的作用是产生正交的正弦和余弦样本。如图5-11所示，传统方法是采用查表法(LUT),即事先根据各个正余弦波相位计算好相位的正余弦值，并按相位角度作为地址存储该相位的正余弦值，构成一个幅度P相位转换电路(即波形存储器)。在系统时钟的控制下，由相位累加器对输入频率字不断累加，得到以该频率字为步进的数字相位，再通过相位相加模块进行初始相位偏移，得到要输出的当前相位，将该值作为取样地址值送入幅度P相位转换电路，查表获得正余弦信号样本。对于一个相位位数为n,输出信号幅度位数为M的数控振荡器，所需查找表大小为M×2n。为了提高数控振荡器的频率分辨率，往往需要扩大波形存储器的容量，造成存储资源的大量消耗。而且，当需要外挂RAM来存储波形时，由于受到RAM读取速度的影响，数控振荡器的输出速率必然受到制约。图5-12本系统中所用的NCO模块的产生提供载波，另一个则为ASK/PSK的产生提供载波。如表5-3所示为本系统所使用的NCO模块的参数说明表。输入参数说明频率控制字工作时钟，大小为复位端工作使端输出参数说明正弦查找表输出余弦查找表输出5.5用户自定义模块接收随机序列接收随机序列PN码是否为1ASK载波不输出PSK载波反向ASK载波输出图5-13ASK/PSK选择模块程序流程图如图5-13所示为ASK/PSK选择模块程序流程图，接收到PN码产生模块的随机序列后，对其进行判断。如果为1,则ASK输出载波，PSK载波反向；如H*w时10图5-14ASK/PSK选择模块原理图如图5-14所示，为ASK/PSK选择模块原理图，接收PN随机码后，对其进行判断后再对载波进行不同的处理，从而产生所需要的ASK,PSK波型。输入参数说明PN随机码输入载波输入输出参数说明ASK调制信号输出PSK调制信号输出表5-4ASK/PSK选择模块参数说明如表5-4所示，为ASK/PSK选择模块参数说明，主要介绍了输入参数和输出参数的标号及说明，输入载波和随机码，最终产生ASK,PSK调制信号。接收接收UART发送的频率控制字是否为1N直接输出频率控制字将频率控制字+66输出图5-15FSK选择模块程序流程图如图5-15所示，为FSK选择模块的程序流程图，接收到从UART发过来的的频率控制字，对PN随机码进行判断。如果为1,则将频率控制字+66后输出；如果为0,则将频率控制字直接输出即可。图5-16FSK选择模块原理图所需要的两个频率控制字而设计的，从UART处接收到频率控制字后，通过模另一个为ASKNCO/PSKNCO所需要的频率控制字。输入参数说明工作时钟50MPN随机码输入频率控制字输入输出参数说明ASK/PSK所需要频率控制字输出FSK所需要频率控制字输出如表5-5所示，为FSK选择模块的参数说明，通过UART接收到频率控制字输出，经处理后得到FSK所需要的频率控制字，以及ASK/PSK所需要的频率成都理工大学2011届本科毕业设计(论文)5.6电路运行结果分析管照图5-17实验结果图1如图5-17所示，为串口发送频率控制字为40时，产生的FSK、ASK、PSK及正交信号的输出图。尊黑图5-18实验结果图2如图5-18所示，为串口发送频率控制字为80时，产生的FSK、ASK、PSK及正交信号的输出图。成都理工大学2011届本科毕业设计(论文)感理重指感理重指图5-19实验结果图3如图5-19所示，为串口发送频率控制字为80时，产生的FSK、ASK、PSK及正系统的实现方法作了简单介绍。然后采取分模块的思想，将系统分为PLL成都理工大学2011届本科毕业设计(论文)总结本文结合DDS波形发生器的设计和实现，从理论和实际两个方面，对数字直接频率合成技术进行了研究。经过三个多月的研究，完成了预定的设计任务，在对DDS