《EDA技术实践教程》课件3.7 VHDL使用向导_第1页
《EDA技术实践教程》课件3.7 VHDL使用向导_第2页
《EDA技术实践教程》课件3.7 VHDL使用向导_第3页
《EDA技术实践教程》课件3.7 VHDL使用向导_第4页
《EDA技术实践教程》课件3.7 VHDL使用向导_第5页
已阅读5页，还剩33页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

3.7MAX+plusⅡVHDL

使用向导一、创建源程序本使用向导以设计一个计数显示系统为例，首先创建Cnt4.vhd四位二进制计数器和Decl7s.vhd七段数码显示译码器的源程序。首先选择“File”→“New…”菜单或按“新建”按钮编辑VHDL源程序生成设计元件符号产生顶层设计文件编译顶层设计文件仿真顶层设计文件下载顶层设计文件设计电路硬件调试专用集成电路MAX+plusⅡ设计平台的基本操作示意图出现“New”对话框，选择“TextEditorfile”，按“OK”编辑四位二进制计数器的源程序Cnt4.vhd。创建Cnt4元件图形符号：选择“File”的“CreateDefautSymbol”在出现的对话框中按“确定”如果源程序没有错误，则产生Cnt4的图形符号。七段数码显示译码器的源程序Decl7s.vhd。二、创建源文件TOP.GDF：选择“File”的“New”的“GraphicEditorFile”按“OK”按“EnterSymbol”对话框的提示或在框中双击鼠标左键选择元件符号名。得到Cnt4元件符号选择Decl7s元件符号名选择输入“INPUT”和输出“OUTPUT”元件符号，并用鼠标将这些“元件”拉接在一起。将“INPUT”元件名改为“CLK”，“OUTPUT”元件名改为“LED7S[7..0]”，然后将文件保存。三、编译TOP.GDF：选择“File”→”Oroject”→SetProjecttoCurrentFile”，当前的文件即被设为“TOP”按“Assign”的“Device…”，选择下载芯片型号。在“DeviceFamily”中选择“FLE10K”，在Device列表中选择“EPF10KLC84-3”芯片型号。在“Assign”的“Pin/Location/Chip…”的对话框中设置引脚选择“MAX+plusⅡ”的“Compiler”菜单运行编译器编译器将一次性完成编译、综合、优化、逻辑分割和适配/布线等操作。四、仿真顶层设计TOP：选择“New”的“WaveformEditorfile”产生波形文件。选择“Node”的“EnterNodesfromSNF…”产生信号节点按“LIST”按钮设置CLK时钟信号选择时钟周期为200ns缩小或放大波形显示选择“MAX+plusⅡ”的“Simulator”启动仿真操作在“ENDTime”处设置为5s，按下“Start”仿真计算结束仿真结果五、下载芯片：选择“MAX+plusⅡ”的“Programmer”按下“Configure”开始下载课程作业及要求：题目（自选）内容要求（按论文格式书写）1、摘要（附英文摘要）2、电路系统工作原理（系统框图）3、VHDL源程序及语法分析4、仿真结果5、综合结果6、下载后实际电路运行结果7、结论8、参考文献设计课题（供参考）M序列发生器的设计汉明码编译码器的设计循环码编码器的设计DSP模块的设计通信模块的设计卷积码Viterbi编译码器的设计高速数字相关器的设计8.快

人人文库> 全部分类> 教育资料 > 备课教案

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论