数字电子技术基础2059163 知到智慧树网课答案

数字电子技术基础2059163-知到答案、智慧树答案第一章单元测试1、问题：数（235)10的余三码为（）。选项：A:B:C:D:答案:【】2、问题：若在编码器中有500个编码对象，则要求输出二进制代码位数为（）位。选项：A:9B:10C:50D:6答案:【9】3、问题：十进制数42.5对应的十六进制数为()。选项：A:24.5B:2A.8C:42.8D:2A.5答案:【2A.8】4、问题：TTL电平的电压范围：发送端“1”的电压范围为2.4-5V，“0”的电压范围为0-0.4V。接收端“1”的电压范围为()，“0”的范围为0-0.8V。选项：A:2.4-5VB:2-5V答案:【2-5V】5、问题：数字电路中1用高电平、0用低电平表示，每一个、0占用的时间是（）个时钟周期的时间。1选项：A:1B:4C:2D:3答案:【1】6、问题：用布尔代数中的“0”、“1”可以对应于继电器中的两个状态“开”、“关”，这样布尔代数中的各种逻辑运算就都可以通过继电器的开关控制来实现。（）选项：A:错B:对答案:【对】7、问题：数字电路中，逻辑1比逻辑0大（）。选项：A:对B:错答案:【错】8、问题：可编程集成电路的发展，使得硬件电路的设计可以象开发软件一样通过编程来实现（）。选项：A:错B:对答案:【对】9、问题：格雷码具有任何相邻码只有一位码元不同的特性（），常用于计数器中。选项：A:错B:对答案:【对】10、问题：十六进制数18和十进制数18相比要小（）。选项：A:错B:对答案:【错】第二章单元测试1、问题：利用卡诺图化简逻辑函数时,8个相邻的构成矩形框的最小项可合并为1项，并消去（）个变量，。选项：A:1B:2C:3D:4答案:【3】2、问题：某函数的三变量卡诺图中，共有八个方块，全部是1，则该函数的化简结果为（）。选项：A:1B:ABCC:0答案:【1】3、问题：函数L（A，B，C，D）=ABC+CD'的真值表中，L=1的状态有()个。选项：A:5B:7C:6D:8答案:【5】4、问题：利用无关项化简逻辑函数时，无关项应看成（）。选项：A:能使圈组大的看成1，其它看成0B:无所谓C:1D:2答案:【能使圈组大的看成1，其它看成0】5、问题：以下几个表达式中，按照逻辑代数运算法则分析，正确的有（）。选项：A:A+1=1B:1+1=2C:1+1=10D:0<1答案:【A+1=1】6、问题：逻辑函数F（A、B、C）=M0M1M2M4的最小项表示式为（）。选项：A:F=∑m（3，5，6，7）B:F=∑m（1，2，3，5）C:F=∑m（3，4，6，7）D:F=∑m（0，1，2，3）答案:【F=∑m（3，5，6，7）】7、问题：已知有4个逻辑变量，它们能组成的最大项的个数为（）个，这4个逻辑变量组成的任意2个最小项之积恒为（）。选项：A:8,0B:16，1C:16，0D:8,1答案:【16，0】8、问题：逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。（）选项：A:对B:错答案:【对】9、问题：逻辑函数Y（A,B,C）=AC+BC’的最小项和的形式是（）。选项：A:Y=∑m(2,5,6,7)B:Y=∑m(0,1,3,4)C:Y=∑m(0,1,2,3)答案:【Y=∑m(2,5,6,7)】10、问题：逻辑函数Y(A,B,C)=AC+B′C的最大项积的形式是（）。选项：A:Y=∏M(0,1,3,5,7)B:Y=∏M(0,2,3,4,6)C:Y=∏M(0,1,3,4,6)答案:【Y=∏M(0,2,3,4,6)】第三章单元测试1、问题：一个译码器若有128个输出端，则其应该有（）个输入端。选项：A:7B:5C:6D:8答案:【7】2、问题：当编码器74LS147的输入端I1、I5、I6、I7同时为低电平，而其余输入端为高电平时，输出为()。选项：A:1001B:C:1000D:1010答案:【1000】3、问题：四选一的数据选择器，其数据输入端有（）个，地址输入端有2个。选项：A:2B:1C:8D:4答案:【4】4、问题：16选1数据选择器，地址输入端有（）个，输出端有一个。选项：A:4B:2C:1D:16答案:【4】5、问题：从下列器件中选择，只需一片就可以实现把余三码转为8421码的功能。（）选项：A:比较器B:编码器C:数据选择器D:译码器答案:【译码器】6、问题：对两个一位二进制数进行判断，若A选项：A:Y=ABB:Y=AB`C:Y=A`BD:Y=A`B`答案:【Y=A`B】7、问题：用有n个地址输入端的数据选择器可实现n变量输入的时序逻辑电路。选项：A:错B:对答案:【错】8、问题：共阳极接法发光二极管数码显示器需选用有效输出为低电平的七段显示译码器来驱动。（）选项：A:错B:对答案:【对】9、问题：二进制译码器相当于是一个最小项发生器，所以可以用来实现组合逻辑电路。（）选项：A:对B:错答案:【对】130、问题：已知某4变量输入的函数，输入变量为D、D21、D、D0，若把输入看作1位的BCD码，当被4整除时，则输出Y为1，反之为0，则该函数的最小项和的表达式是（）。选项：A:Y=∑m(0,8,10)+d（）B:Y=∑m(0,4,8)C:Y=∑m(0,4,8)+d（）答案:【Y=∑m(0,4,8)+d（）】第四章单元测试1、问题：下列标识符中根据verilogHDL语法，合法的标识符是（）。选项：A:moduleB:ModuleC:123aD:7seg.v答案:【Module】2、问题：在verilogHDL中，整常数有三种表示方式，表达成197的方式，则默认这是一个十进制数，默认位宽是（）位。选项：A:8B:4C:32答案:【32】3、问题：下列符号常量的定义，合法的格式有（）。选项：A:parameterand=8；B:parameteraddrwidth=datawidth*2；C:parameteraddrwidth=8；答案:【parameteraddrwidth=8；】4、问题：执行下列语句后，结果是always@(posedgeclk)beginb<=a;c<=b;end选项：A:b=cB:b≠c答案:【b≠c】5、问题：if(表达式)与if(表达式==1)，表达含义一样，前者是后者的简写。选项：A:错B:对答案:【对】6、问题：若一个源文件中有多个模块，则其中只能有一个顶层模块，且其名与文件同名，其它的为子模块。（）选项：A:错B:对答案:【对】7、问题：verilogHDL程序中，模块的输入/输出信号类型如果缺省，默认为wire型。（）选项：A:错B:对答案:【对】8、问题：verilogHDL中reg[n-1:0]mema；与regmema[n-1:0]；两个语句是相同的，都是定义了reg型变量mema。选项：A:错B:对答案:【错】9、问题：&&进行逻辑与运算，其结果为1位布尔值（逻辑1，逻辑0或不定值）；&进行按位与运算，其结果与操作数位数相同。选项：A:错B:对答案:【对】10、问题：下面程序中元件例化语句中模块元件名分别是XOR2、and，例化元件名分别是（）、（）。选项：A:andB:U2C:U1D:XOR2答案:【U2;U1】第五章单元测试1、问题：随机存储器RAM含义是在工作时具有（）功能。选项：A:不能读/可写B:可读/可写C:不能读/不能写D:可读/不能写答案:【可读/可写】2、问题：存储容量为8K*8的ROM，有（）位输入地址。选项：A:14B:C:13D:12答案:【13】3、问题：两片存储容量为32K*8的EPROM，进行位扩展后其存储容量变为下面哪一个()。选项：A:128K*8B:32K*16C:64K*8D:64K*16答案:【32K*16】4、问题：对于T触发器，若现态Q=1，欲使次态Q*=1，应使输入T=()。选项：A:QB:0C:1答案:【0】5、问题：欲使D触发器按Q*=Q′工作，应使输入D=()。选项：A:1B:QC:0D:Q′答案:【Q′】6、问题：N个触发器可以构成能寄存（）位二进制数码的寄存器。选项：A:N-1B:N+1C:2ND:N答案:【N】7、问题：利用MOS管栅极电容对电荷的暂存作用来存储信息的为()RAM。选项：A:静态B:动态答案:【动态】8、问题：()存储器在读/写的同时需要进行数据刷新，()存储器则不存在刷新问题。选项：A:静态B:动态C:固态D:磁芯答案:【静态;动态】9、问题：半导体存储器按读、写功能分有()和()2种。选项：A:RAMB:ROMC:E2PROMD:EPROM答案:【RAM;ROM】10、问题：请问下图中的JK触发器，转换成了哪种功能的触发器？（）选项：A:D触发器B:T触发器C:T’触发器答案:【T’触发器】第六章单元测试1、问题：若要按基于触发器的设计方法来设计一个脉冲序列为的序列脉冲发生器，应选用（）个触发器。选项：A:10B:4C:3D:2答案:【4】2、问题：同步计数器和异步计数器比较，同步计数器的显著优点是()。选项：A:不受时钟CP控制。B:触发器利用率高C:电路简单D:工作速度高答案:【工作速度高】3、问题：要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需要（）片。选项：A:5B:10C:4D:3答案:【3】4、问题：某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左移8位，完成该操作需要（）时间。选项：A:80μSB:100μSC:800msD:10μS答案:【80μS】5、问题：利用具有异步预置数端的计数器芯片构成N进制加法计数器，若预置数据为0，则应将（）所对应的状态译码后驱动置数端。选项：A:NB:N+1C:N-1答案:【N】6、问题：下列电路中能用来实现计数器功能的电路是（）。选项：A:运算放大器B:单稳态触发器C:T触发器D:多谐振荡器答案:【T触发器】7、问题：D触发器是常用的触发器，其逻辑功能有（）。选项：A:置0、置1B:置0、置1、保持、计数C:置0、置1、保持答案:【置0、置1】8、问题：边沿触发的D触发器是一种（）稳态电路。选项：A:无B:双C:单D:多答案:【双】9、问题：欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用（）个触发器实现。选项：A:2B:8C:3D:4答案:【3】10、问题：下图时序逻辑电路中FF1的驱动方程（）,该电路是（）时序逻辑电路。选项：A:J=Q1Q2,K=Q2B:异步C:J=(Q3Q2)',K=1D:J=Q1,K=(Q'1Q'3)'E:同步答案:【J=(Q3Q2)',K=1;同步】第七章单元测试1、问题：由555定时器构成的施密特触发电路，其输出状态的改变具有（）现象，当555定时器的5脚悬空时回差电压为（）。选项：A:落差现象，（RA+3RB）/(RA+2RB)VCCB:滞回现象，1/3VCCC:滞回现象，1/2VCCD:落差现象，1/3VCC答案:【滞回现象，1/3VCC】2、问题：多谐振荡器可用来产生矩形脉冲，下列关于多谐振荡器说法正确的是（）。选项：A:多谐振荡器有两个暂稳态B:多谐振荡器有两个稳态C:多谐振荡器有一个稳态和一个暂稳态答案:【多谐振荡器有两个暂稳态】3、问题：在555定时器组成的三种常用电路中，能自动产生周期为T=0.7(R1+2R2)C的脉冲信号的电路是（）。选项：A:双稳态触发电路B:单稳态触发电路C:施密特触发电路D:多谐振荡电路答案:【多谐振荡电路】4、问题：关于单稳态电路特点，下面叙述中正确的有()。选项：A:无稳定状态B:一个稳定状态，一个暂稳状态C:两个稳定状态D:不需要外加触发能自行翻转答案:【一个稳定状态，一个暂稳状态】5、问题：555定时器的5脚悬空，其TH端、TR端的电平分别大于2Vcc/3和Vcc/3时，则此时定时器的输出Q的状态是()。选项：A:原状态B:1C:0D:不确定答案:【0】6、问题：欲将不规则的输入波形变换为幅度和宽度都相同的矩形脉冲，应选择()。选项：A:单稳态电路B:基本RC触发器C:多谐振荡电路D:施密特触发电路答案:【单稳态电路】7、问题：单稳态电路的暂稳态维持时间用tW表示，它与电路中的参数RC成正比。（）选项：A:错B:对答案:【对】8、问题：施密特触发电路的正向阈值电压VT+一定大于负向阈值电压。（）选项：A:错B:对答案:【对】9、问题：采用不可重复触发型单稳态触发电路时，若触发器进入暂稳态，在暂稳态还未结束时又再次受到触发，此时输出脉宽可在此前暂稳态时间的基础上再展宽一个完整的暂稳态时间。（）选项：A:对B:错答案:【错】10、问题：由555定时器构成的施密特触发电路，电路构成非常简单，只需将555定时器的（）连接到一起，从3脚输出就可以了。选项：A:6脚、7脚B:2脚、6脚C:1脚、4脚D:2脚、4脚答案:【2脚、6脚】第八章单元测试1、问题：一个无符号4位权电阻DAC，最低位处的电阻为40KΩ，则最高位处电阻为()。选项：A:5KΩB:20KΩC:4KΩD:10KΩ答案:【5KΩ】2、问题：4位倒T型电阻网络的DAC，其电阻网络的电阻取值共有（）种。选项：A:4B:8C:2D:1答案:【2】3、问题：下面描述D/A转换器的转换误差的值中表示最小的