数字电子与EDA技术 知到智慧树网课答案

数字电子与EDA技术-知到答案、智慧树答案第一章单元测试1、问题：八进制数（6）10比十六进制数（6）16小。选项：A:错B:对答案:【错】2、问题：异或函数与同或函数在逻辑上互为反函数。选项：A:对B:错答案:【对】3、问题：若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。选项：A:对B:错答案:【错】4、问题：与非门可以用作反相器。选项：A:对B:错答案:【对】5、问题：离散的，不连续的信号，称为（）。选项：A:模拟信号B:数字信号答案:【模拟信号】第二章单元测试1、问题：组合逻辑电路不具有记忆功能选项：A:对B:错答案:【对】2、问题：组合逻辑电路分和设计是两个相反的过程选项：A:错B:对答案:【对】3、问题：对于二进制编码器当输入信号的个数为8个信号时，对应输出变量的位数为（）选项：A:4B:2C:1D:3答案:【3】4、问题：对于普通编码器在任何时刻只允许一个输入端请求编码，否则输出发生混乱选项：A:对B:错答案:【对】5、问题：对于二进制译码器，当输入为2个二进制代码，则输出为（）个变量。选项：A:1B:2C:3D:4答案:【4】第三章单元测试1、问题：组合逻辑电路的输出是由此刻的输入决定的，和之前的状态有关系。选项：A:对B:错答案:【错】2、问题：触发器有两个稳态，存储8位二进制信息要（）个触发器。选项：A:32B:8C:16D:2答案:【8】3、问题：触发器根据逻辑功能可分为（）。选项：A:D触发器B:T触发器C:RS触发器D:JK触发器答案:【D触发器;T触发器;RS触发器;JK触发器】4、问题：组合逻辑电路的描述方法有（）。选项：A:波形图B:状态转换图C:真值表D:逻辑函数表达式答案:【波形图;真值表;逻辑函数表达式】5、问题：触发器有()个稳态，用0和1来表示。选项：A:1B:2C:4D:3答案:【2】第四章单元测试1、问题：时序逻辑电路包括组合逻辑电路和存储电路选项：A:错B:对答案:【对】2、问题：计数器按照计数过程的不同分为二进制、十进制和任意进制计数器选项：A:错B:对答案:【错】3、问题：同步时序电路和异步时序电路比较，最显著差异前者（）。选项：A:有统一的时钟脉冲控制B:没有触发器C:电路结构简单D:没有稳定状态答案:【有统一的时钟脉冲控制】4、问题：以下是74LS161的特点的是：选项：A:异步置零B:预置数C:同步计数D:超前进位功能答案:【异步置零;预置数;同步计数;超前进位功能】5、问题：能够暂时存储二进制数据或代码的电路称为寄存器选项：A:错B:对答案:【对】第五章单元测试1、问题：EDA的中文含义是电子设计自动化。选项：A:错B:对答案:【对】2、问题：大规模可编程器件主要有FPGA、CPLD两类，基于SRAM的FPGA器件，在每次上电后必须进行一次配置。选项：A:错B:对答案:【对】3、问题：大规模可编程器件主要有CPLD和FPGA两类，其中CPLD通过可编程乘积项逻辑实现其逻辑功能。选项：A:对B:错答案:【对】4、问题：MAX系列器件属于Altera公司生产的。选项：A:对B:错答案:【对】5、问题：数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。选项：A:对B:错答案:【对】6、问题：不属于EDA技术的基本特征。（）选项：A:开放性和标准化B:逻辑综合优化C:自顶向下的设计方法D:增加设计成本和周期答案:【增加设计成本和周期】7、问题：不属于简单可编程逻辑器件（SPLD）的一项是()。选项：A:PLAC:CPLDD:GRL答案:【CPLD】8、问题：在C语言的基础上演化而来的硬件描述语言是选项：A:CUPLB:FPGAD:AHD答案:【】9、问题：以下器件中不属于Altera公司生产的是（）。选项：A:ispLSI系列器件B:XC9500系列器件C:MAX系列器件系列器件答案:【系列器件】10、问题：基于PLD芯片的设计称之为（）的设计选项：A:自顶向下B:自底向上C:积木式D:定层答案:【自底向上】第六章单元测试1、问题：IF语句、CASE语句、PROCESS语句都属于并行语句。选项：A:错B:对答案:【错】2、问题：process语句属于并行语句。选项：A:对B:错答案:【对】3、问题：进程中的变量赋值语句，其变量更新是立即完成的。选项：A:错B:对答案:【对】4、问题：一个项目的输入输出端口是定义在结构体中的。选项：A:对B:错答案:【错】5、问题：下列标识符中，（）是不合法的标识符选项：A:Not_Ack_0B:State0C:9moon答案:【9moon】6、问题：不属于顺序语句的是（）。选项：A:CASE语句B:PROCESS语句C:LOOP语句D:IF语句答案:【PROCESS语句】7、问题：VHDL语言共支持四种常用库，其中哪种库是用户的VHDL设计现行工作库（）选项：A:STD库库C:IEEE库D:WORK工作库答案:【WORK工作库】8、问题：对于信号和变量的说法，哪一个是不正确的（）选项：A:变量的赋值是立即完成的B:信号用于作为进程中局部数据存储单元C:信号可以是多个进程的全局信号D:信号在整个结构体内的任何地方都能适用答案:【信号用于作为进程中局部数据存储单元】9、问题：下列语句中，属于并行语句的是（）选项：A:进程语句B:IF语句C:FOR语句D:CASE语句答案:【进程语句】10、问题：在VHDL中，标准逻辑位数据类型STD_LOGIC有（）种逻辑值选项：A:2B:9C:8D:3答案:【9】第七章单元测试1、问题：变量是局部量可以写在（）选项：A:线粒体B:种子体中C:进程中D:实体中答案:【进程中】2、问题：变量和信号的描述正确的是（）选项：A:变量可以带出进程B:信号可以带出进程C:二者没有区别D:信号不能带出进程答案:【信号可以带出进程】3、问题：下列关于VHDL中信号说法不正确的是（）选项：A:信号值输入信号时采用代入符“：=”，而不是赋值符”<=”，同时信号可以附加延时B:信号可以是多个进程的全局信号C:信号除当前值外还有许多相关值，如历史信息等，变量只有当前值D:信号赋值可以有延迟时间答案:【信号值输入信号时采用代入符“：=”，而不是赋值符”<=”，同时信号可以附加延时】4、问题：VHDL语言是一种结构化设计语言，一个设计实体（电路模块）包括实体与结构体两部分，实体描述的是（）选项：A:器件外部特性B:器件的综合约束C:器件的内部功能D:器件外部特性与内部功能答案:【器件外部特性】5、问题：在VHDL中，用语句（）表示检测clock的上升沿选项：B:clock’EVENTC:clock=’1’答案:【】6、问题：Quartus2中编译VHDL源程序时要求文件名和实体名要相同。选项：A:错B:对答案:【对】7、问题：一个系统的输入输出信号是定义在结构体中。选项：A:对B:错答案:【错】8、问题：VHD