《电工与电子技术》 课件 第12章 数字逻辑基础和门电路

第12章数字逻辑基础和门电路12.1数字电路基础12.2基本逻辑关系及其门电路12.3TTL门电路12.4CMOS门电路12.5逻辑代数基础数字逻辑基础和门电路

数字电路又称逻辑电路，逻辑门电路是最基本的逻辑单元电路。本章首先讨论数字系统中的数值和码值、逻辑代数的基本概念和基本理论；然后介绍各种类型和各种逻辑功能的门电路，从应用的角度介绍逻辑代数的基础知识，运算规则和基本定律，在此基础上学习逻辑函数的基本表示形式及其化简方法。&&&&&第12章|

数字逻辑基础和门电路12.1数字逻辑基础模拟信号与数字信号

模拟信号：随时间连续变化的信号，如正弦波（图12-1a所示），用来模拟各种物理量。如声音信号通过话筒、图像信号通过摄像机均可转换为电信号，可视为模拟信号。

以正弦信号为例，其参数包括有效值、幅值、平均值、周期、初相位、失真度等。12.1.1脉冲信号和数字电路

数字信号：离散的，断续的信号，即脉冲信号，如矩形波（图12-1b

所示），只有高电平和低电平两个状态，在数字逻辑中分别用

1和0

表示。

以矩形脉冲为例，一般高电平（1状态）>3V、低电平（0状态）<0.3V。

数字电路：处理数字信号的电路，其特点是晶体管工作在开关状态（饱和和截止）、利用信号的有无（电平的高低）来表示

1

和

0这样的数字信息

。数字运算采用二进制数，基础是逻辑代数。数字电路的研究包括逻辑分析和逻辑设计。010101图12-1

模拟信号和数字信号a）模拟信号b）数字信号tUOa）tUOb）第12章|

数字逻辑基础和门电路12.1数字逻辑基础

12.1.3数制和码制

数制

数制是进位计数制，数字电路中常用的数制有二进制、十进制、十六进制等。十进制：0~9十个数字，逢十进一。十进制数可以表示为：

其中，i

为各数码的位置，为正负整数，10

i

称为权位，如个、十、百、千、万…

。例如，十进制数2346.78可展开为二进制：0~1两个数字，逢二进一。二进制数可表示为：

二进制数权位为2

i，例如，二进制数1101.01可展开

十六进制：0~9、A、B、C、D、E、F十六个数字符号，其中A~F

代表10~15，逢十六进一，其权位为16i

。

十六进制可表示为：例如，十六进制数56F可展开为第12章|

数字逻辑基础和门电路12.1数字逻辑基础

2.数制之间的相互转换

（1）二进制、十六进制转换为十进制：按权位展开后相加即可。

（2）二进制转换为十六进制

将二进制数每4位分为一组（整数和小数部分分别分组），不足四位的在整数的最高位前和小数最低位后加

0

补足，然后每组用等值的十六进制码替代，即得十六进制数。

【例12-3】将（1011101.101001）2

转换为十六进制。【例12-1】将二进制数1101.01转换为十进制数

解：按权位展开后相加【例12-2】将十六进制数56F

转换为十进制数

解：按权位展开后相加解：将二进制数分组第12章|

数字逻辑基础和门电路12.1数字逻辑基础

（3）十进制转换为二进制

整数部分：

采用“除基取余法”，用目标数制的基数（2）去除十进制数，第一次相除所得余数为二进制数的最低位K0，将所得商再除以2，反复执行上述过程，直到商为

0，所得余数为二进制的最高位Kn-1。小数部分：采用“乘基取整法”，用目标数制的基数（2）去乘十进制数，第一次相乘结果的整数部分为目的数的最高位

Kn-1

，将其小数部分再乘基数依次记下整数部分，反复进行下去，直到小数部分为“0”，或满足要求的精度为止。

【例12-5】将（0.723）10转换为二进制（保留小数点后6位）。

计算过程和结果见右式。【例12-4】将（29）10转换为二进制，计算过程与结果见右式。

第12章|

数字逻辑基础和门电路12.1数字逻辑基础

【例12-6】将十进制数6479.12

转换为

8421码还有一种无权码—余三码，相当于对应的8421码加

3，余3码与十进制数的对应关系见表12-1所示。将十进制数转换为BCD

码，就是将十进制的10

个数，分别用四位二进制表示。应用最广泛的是8421码，是一种有权码，其权位分别,见表12-1所示。【例12-7】将十进制数6479.12转换为余3

码为解：解：3.码制

用二进制表示数字或符号的编码方法称为码制，十进制数不能直接应用于数字电路，用二进制表示十进制的编码方法称为“二-十进制码”，即BCD码。第12章|

数字逻辑基础与逻辑门电路12.2基本逻辑关系及其门电路12.2.1与逻辑及与门电路

一个事件的有关条件全部具备时，该事件才能发生。称为“与”逻辑关系。图12-2所示电路中，只有两个开关A

与

B

全闭合时，灯（F）才亮，即与逻辑关系，有以下表示方式：

1.逻辑表达式

图12-2中，A、B

为逻辑变量，定义闭合为1、断开为0；F为逻辑函数，定义灯亮为1、灭为0。其逻辑关系称为“与运算”或“逻辑乘”，其逻辑表达式为：2.真值表表示逻辑关系全部变量的组合和对应的函数值的表格，称为真值表。A、B两个变量的取值，应该有22=4种组合，见表12-2所示。3.逻辑符号（逻辑图）

在数字电路中，实现与逻辑运算的电路称“与门”，其逻辑符号如图12-3所示。表12-2

与逻辑真值表&图12-3与门符号AF图12-2

与逻辑电路╳B第12章|

数字逻辑基础与逻辑门电路12.2

基本逻辑关系及其门电路

图12-4

二极管与门图12-4中，

VDA、VDB

为理想二极管。输入端或高电平（3V），或为低电平（0V）。

如果VA和VB均为3V，两个二极管都导通，输出VF为3V（1状态）；

如果VA和VB中有一个为0V，则二极管一个导通、另一个截止，输出VF为0V（0状态）。如果VA和VB均为为0V，两个二极管都导通，输出VF为0V（0状态）。

结论：只有当所有输入端全为高电平时，输出才为高电平，这是一个两变量的二极管与门电路。【例12-8】图12-5所示三输入与门，输入信号ABC如图12-6所示，对应画出输出信号F

的波形。

解：定义高电平为1、低电平为1，即输入ABC全为高电平时，输出F

才为高电平，否则

F为低电平，F波形见图12-6所示。图12-5三输入与门&tAOtBOtCOtFO图12-6例12-8输入/输出波形1111I000I010I100I1114.二极管与门电路12.2.2或逻辑及或门电路

当一个事件的有关条件至少具备一个时，事件就会发生，称为“或”逻辑关系。图12-7所示电路中，两开关A、B并联，只要开关A

或

B

闭合时，灯（F）就会亮。2.真值表两变量或运算的真值表，见表12-3所示。

1.逻辑表达式

图12-7中电路的逻辑关系称为“或运算”，或“逻辑加”，其逻辑表达式为：3.逻辑符号（逻辑图）

图12-8为或门逻辑符号≥1图12-8

或门符号第12章|

数字逻辑基础与逻辑门电路12.2基本逻辑关系及其门电路

表12-3

或逻辑真值表图12-7

或逻辑电路╳FAB

第12章|

数字逻辑基础与逻辑门电路12.2基本逻辑关系及其门电路

图12-9中，

VDA、VDB

为理想二极管。输入端或为高电平（3V），或为低电平（0V）。

如果VA和VB均为3V，两个二极管都导通，输出VF为3V（1状态）；

如果VA和VB中一个3V，另一个为0V，二极管一个导通另一个截止，输出VF为3V（1状态）。如果VA和VB均为为0V，两个二极管都导通，输出VF为0V（0状态）。

结论：至少一个输入端为高电平时，输出就为高电平，这是一个两变量的二极管或门电路。【例12-9】图12-10所示三输入或门，输入电压波形见图12-11所示，对应画出输出端波形。解：三个输入中只要有一个为高电平（1），输出就为高电平（1），即：输出全为低电平（0）时，输出才为低电平（0），否则输出为高电平（1）。图12-10三输入或门≥1图12-9

二极管或门0000tFOtAOtBOtCO图12-11

例12-9输入/输出波形4.二极管或门电路000I011I101I111第12章|

数字逻辑基础与逻辑门电路12.2基本逻辑关系及其门电路

12.2.3非逻辑及非门电路

所谓“非”即否定。图12-12所示电路中，开关

A

闭合，灯两端短路，灯

F

反而熄灭，开关

A

断开，灯

F

才亮，则

F

与

A

之间为“非”的逻辑关系。╳F图12-12

非逻辑电路“非”逻辑的表达式为“非”逻辑的真值表见表12-4所示。非门的逻辑符号见12-13所示。表12-4非逻辑真值表1图12-13非门符号图12-14

三极管非门图12-14所示为晶体管非门电路，当

A端输入为高电平时（VA=3V），晶体管饱和，若忽略其饱和压降，则有

当

A端输入为低电平时（如VA=0V），－VBB由R1、R2分压，三极管基极为负电位，发射结反偏而截止，故有VA为0V时三极管截止VF为VCCVA为3V时三极管饱和VF为0V结论：相当于反相器，即非门AI第12章|

数字逻辑基础与逻辑门电路12.2基本逻辑关系及其门电路

12.2.4复合逻辑门电路

与门、或门和非门是三种基本逻辑门，可以组合为多种复合逻辑门。

1.与非门由与门和非门组成，其逻辑图和逻辑符号见图12-15所示，逻辑表达式为：

2.或非门由或门和非门组成，其逻辑图和逻辑符号见图12-16所示，逻辑表达式为：图12-15与非门的组成和逻辑符号a）逻辑图b）逻辑符号&&1a）

b）1≥1≥1图12-16或非门的组成和逻辑符号a）逻辑图b）逻辑符号a）

b）表12-5为与非和或非逻辑的真值表表12-5与非/或非逻辑真值表第12章|

数字逻辑基础与逻辑门电路12.2基本逻辑关系及其门电路

3.与或非门由与门、或门和非门组成，其逻辑图和逻辑符号见图12-17所示，有ABCD四个变量，24=16种输入变量的组合。其特点是：AB

=11或CD=11时，F=0；其他组合，F=1。真值表见表12-6所示。≥1&

4.异或门所谓“异或”运算，其逻辑功能是：两个输入相同时，输出为0；不同时，输出为1，按此逻辑要求作出真值表，见表12-7所示。表12-7异或逻辑真值表根据逻辑式可画出其逻辑图，图12-18为异或门逻辑符号。或根据真值表写出逻辑式，当A为0、B为1，或A为1、B为0时，F=1，即=1图12-18异或门符号1≥1&&图12-17与或非门的组成和逻辑符号a）逻辑图b）逻辑符号a）

b）逻辑表达式为：表12-6与或非逻辑真值表第12章|

数字逻辑基础与逻辑门电路12.3TTL

集成门电路12.3.1TTL与非门

图12-19所示电路，VT1为多发射极晶体管，相当于二极管与门。VT3

和VT4

组成复合管，与VT5构成互补对称输出。

当输入端AB全为高电平（3V）时:

当输入端AB不全为高电平（至少一个输入为0V）时结论：其逻辑功能为晶体管与非门（见表12-8），因与门和非门部分均为晶体管，又称为晶体管-晶体管逻辑电路（TTL电路）IC2AB全为1IB2饱和饱和截止截止F=0表12-8TTL与非门状态表截止截止饱和饱和AB不全为1F=1AB图12-19

TTL与非门电路IB1第12章|

数字逻辑基础与逻辑门电路12.3TTL集成门电路

TTL与非门的电压传输特性

TTL与非门的输出电压uO和输入电压uI关系称为电压传输

特性，其测量电路见图12-20所示，将两个输入端连接，逐渐增加输入电压并测量输出电压，得到输入=输出特性曲线，如图12-21所示。图12-20电压传输特性测量&图12-21

TTL与非门电压传输特性ABCDE主要参数:特性曲线分析：第12章

数字逻辑基础和逻辑门电路

12.3TTL门电路12.3.2集电极开路逻辑门（OC门）

集电极开路的逻辑门是一种特殊的TTL集成门电路。图12-22为集电极开路与非门的电路原理，图12-23为逻辑符号，与普通

TTL

与非门电路的不同，去掉了复合管VT3、VT4，使

VT5的集电极（接输出F）处于开路状态，故称为集电极开路与非门（OC门）。

工作时，需在输出端

F外接负载和电源。线与图12-22

集电极开路与非门电路原理ABF工作时外接电源和负载&图12-23

OC门逻辑符号多个OC门的输出可以通过导线直接相连，相当于与门，称为“线与”，如图12-24

所示。&&&图12-24

OC门的线与电路集电极开路第12章|

数字逻辑基础与逻辑门电路12.3TTL集成门电路

12.3.3三态输出逻辑门

FAB图12-25

三态输出与非门DEI3UB3三态输出逻辑门：简称三态门，其输出除高电平（1）和低电平（0）外，还有第三种状态—高阻态。图12-25为三态输出与非门的电路原理。

如果VT3

导通，VT4

截止，输出为高电平（F=1）；

如果VT4

导通，VT3

截止，输出为低电平（F=0）

E

=0时，二极管导通，I3=0，UB3=0，VT3和VT4

均截止，称为高阻态。

与普通TTL与非门相比，增加一个使能控制端E，内部通过二极管控制VT3基极。E

=1时，二极管截止，电路相当于普通TTL与非门。1图12-26

三态输出与非门逻辑符号表12-9为三态输出与非门的真值表，图12-26为逻辑符号。

表12-9三态输出与非门功能表第12章|

数字逻辑基础与逻辑门电路12.3TTL集成门电路

常用的几种三态门

图12-27为三态输出非门，其中使能控制端（E）的○表示低电平有效，即E=1

时高阻，E=0

时正常工作，

图12-27

三态输出非门1图12-28为三态输出缓冲器，使能控制端仍为低电平有效，即E=1

时高阻。E=0

时正常工作，输出与输入相等，即：

1图12-28

三态输出缓冲器【例12-10】分析图12-29逻辑电路的功能解：图中上面的三态缓冲器，使能端0有效；下面的三态缓冲器，使能端1有效。

当E=0时，上面缓冲器工作，下面缓冲器高阻，信号从A

→B当E=1时，下面缓冲器工作，上面缓冲器高阻，信号从B

→A图12-29

例12-10电路（三态收发器）11E=0时B=AE=1时A=B结论：通过E

端控制信号的双向传输，称为三态收发器。

第12章|

数字逻辑基础与逻辑门电路12.3TTL集成门电路

【例12-11】分析图12-32逻辑电路的功能解：三个三态输出与非门，使能端1

有效，输出共接同一数据总线。

根据E1~E3的不同，有选择的将各路信号通过总线传输，见表12-10所示。

图12-32

例12-11逻辑电路111总线【例12-12】写出图12-33各逻辑门的输出表达式，分析输入悬空端的影响。解：

图a）与非门，一个输入端悬空，相当于1，所以输出为图b）与非门，两个输入端连接，所以输出为图c）与非门，一个悬空端接电源（1），所以输出为图d）或非门，悬空端接地（0），所以输出为表12-10例12-11功能表图12-33例12-12逻辑门&a）&b）&c）≥1d）E1E2E3=010F=A2B2第12章|

数字逻辑基础与逻辑门电路12.4MOS集成门电路1.CMOS反相器

图12-34所示电路，由两个双极型晶体管（MOS管）组成，其中：

VT1为P

沟道增强型绝缘栅场效应管（PMOS管），开启电压UGS<0；VT2

为N

沟道增强型绝缘栅场效应管（NMOS管），开启电压UGS>0。

PMOS管和NMOS管共同组成驱动管，称为CMOS电路。

输入为高电平（A=

1）时，VT2导通、VT1截止，

输出为低电平（F=0）；

输入为低电平（A=

0）时，VT1导通、VT2

截止，

输出为高电平（F=1）。

即：输出与输入反相，即CMOS反相器，又称CMOS非门。图12-34CMOS非门原理与逻辑符号GSS1第12章|

数字逻辑基础与逻辑门电路12.4MOS集成门电路

2.CMOS传输门

图12-35a所示电路，VF1为P沟道增强型场效应管（PMOS）；

VF2为N沟道增强型场效应管（NMOS）。两个MOS管参数对称，CL为负载。

两个漏极（D）和两个源极（S）分别连接，作为输入/输出端，分别接A

和B，两个栅极（G极）分别接互补的控制信号，即：当控制信号C

为低电平（0时），VF1和VF2均处于截止状态，相当于开关断开。当控制信号C

为高电平（1时），VF1和VF2均处于饱和导通状态，相当于开关闭合。逻辑信号传输方向为：

结论：这是可控的一个双向开关，又称为传输门（TransmissionGate-TG），即可传递模拟信号，也可传递数字信号。图12-35b为传输门的逻辑符号。图12-35CMOS传输门a)电阻组成b）逻辑符号UI/UOUI/UOb）G1G2CLUI/UOUI/UOABa）

第12章|

数字逻辑基础与逻辑门电路12.5逻辑代数基础12.5.1逻辑函数及其表示方法

逻辑代数中用字母

A、B、C

…表示逻辑变量，逻辑变量的取值只有逻辑0和逻辑1两种可能，代表着事物对立的两个方面，如灯的点亮和熄灭，开关的接通和断开，电位的高和低，晶体管的饱和和截止等等。逻辑变量函数例如其中结论：

n

个变量，其取值有2n

种组合。第12章|

数字逻辑基础与逻辑门电路12.5逻辑代数基础

【例12-13】图12-36电路，用不同方法表示其逻辑关系。

图12-36

例12-7电路╳F

A

B

C

解：电路中有三个开关作为输入变量（ABC），其取值组合有8个，灯（F）为输出函数

。

（3）逻辑图

根据逻辑式画出逻辑图，见图12-37所示。≥1&&&F111ABC图12-37

例12-13逻辑图（1）真值表

根据电路功能写出真值表，见表12-11所示）

表12-11例12-13真值表逻辑函数是用来描述逻辑电路输出与输入的逻辑关系，逻辑函数可以真值表、逻辑式和逻辑图表示。

（2）逻辑式将真值表中F为1的与项相加（或）,写出逻辑式

或第12章|

数字逻辑基础与逻辑门电路12.5逻辑代数基础

【例12-14】

ABC三个变量

中，如果1的个数≥

1时，输出F

为1，否则F为0，写出真值表、逻辑式、画出逻辑图。解：三个变量应该有23=8种组合，按逻辑要求将

对应的

F填入表12-12中。或根据真值表写出逻辑式表12-12

例12-14真值表≥1&&&&F111ABC图12-38

例12-14逻辑图根据逻辑式画出逻辑图见图12-38所示。第12章|

数字逻辑基础与逻辑门电路12.5逻辑代数基础

1

.逻辑函数的基本运算规则12.5.2逻辑函数的运算法则

与运算

又称逻辑乘，逻辑表达式为或运算

又称逻辑加，逻辑表达式为其运算规则为其运算规则为非运算

又称取反运算，逻辑表达式为其运算规则为第12章|

数字逻辑基础与逻辑门电路12.5逻辑代数基础

2

.逻辑函数的基本定律说明：

（1）以上规则和定律中的变量（A、B、C）可以扩展到多个变量组成的逻辑式，例如表12-13逻辑函数的基本定律

逻辑函数的基本定律见表12-13所示（2）反演律又称为摩根定律，其变量可以推广到多个，即交换律吸收律第12章|

数字逻辑基础与逻辑门电路12.5逻辑代数基础

3.运算规则与基本定律的应用（1）逻辑函数的化简在例12-14中，ABC三个变量中，如果有两个或两个以上为1时，输出F

为1，根据真值表，共有四种可能，逻辑式为实际上，也可表示为即：只要任何两个变量为1，输出即为1，所以，反变量和最后一项都可以省略，说明：

（1）式和（2）式在逻辑上是相等的

（1）式可以简化为（2）式，即逻辑代数可以化简。

化简过程A+A=A最简与或式的标准：与项（乘积项）最少，且每个与项包含的变量数最少。