亚阈值电压下的电路设计

1/1亚阈值电压下的电路设计第一部分亚阈值电压的定义和范围 2第二部分亚阈值电路的优点和限制 4第三部分亚阈值CMOS逻辑电路的特性 6第四部分亚阈值逻辑门的设计技术 8第五部分亚阈值运算放大器的设计考虑 11第六部分亚阈值存储器的应用领域 13第七部分亚阈值电路的噪声和可靠性影响 16第八部分亚阈值电路的功耗优化策略 18

第一部分亚阈值电压的定义和范围关键词关键要点亚阈值电压的定义

1.亚阈值电压（Vth）是金属氧化物半导体场效应晶体管（MOSFET）从亚阈值区域进入强反转区域的阈值栅极电压。

2.在亚阈值区域，MOSFET处于弱反转状态，栅极电压不足以完全打开沟道。

3.亚阈值电压通常比强反转阈值电压（Vdsat）低，取决于工艺参数、温度和栅极氧化物厚度。

亚阈值电压的范围

1.亚阈值电压的典型范围为0.2V至0.5V，取决于工艺技术和器件结构。

2.随着沟道长度缩小，亚阈值电压会减小，这是短沟道效应的结果。

3.纳米电子器件的亚阈值电压可以低至几十毫伏，从而实现超低功耗操作。亚阈值电压的定义

亚阈值电压（Vth）是指场效应晶体管（FET）从亚阈值区域（也称为弱反转区域）进入强反转区域的分界点。在亚阈值区域，FET的漏极电流（Id）随着栅极电压（Vgs）的增加而缓慢增加。当Vgs达到Vth时，Id开始急剧增加，表明FET已进入强反转区域。

亚阈值电压的范围

亚阈值电压的范围因FET类型和工艺而异。对于传统的MOSFET，Vth通常在0.1V至0.5V之间。然而，随着亚纳米技术的进步，Vth已被大大降低。例如，FinFET的Vth可以低至0.05V甚至更低。

亚阈值电压的影响因素

Vth受以下因素影响：

*栅极氧化层厚度（Tox）：Tox越薄，Vth越低。

*通道掺杂浓度（NA）：NA越高，Vth越低。

*栅极材料：金属栅极通常会导致比多晶硅栅极更低的Vth。

*沟道长度（L）和宽度（W）：L越短，W越窄，Vth越低。

*工艺变化：工艺变化会引入Vth的变化。

亚阈值电压的重要

Vth是亚阈值电路设计中的关键参数。Vth的低值可实现以下优点：

*降低功耗：在亚阈值区域操作FET可显着降低功耗。

*提高开关速度：低Vth允许FET在较低电压下更快地开关。

*降低漏电流：低Vth可减少亚阈值区域中FET的漏电流。

*改善可缩放性：低Vth有助于保持较短沟道长度下FET的性能。

亚阈值电路设计中的其他考虑因素

除了Vth之外，亚阈值电路设计还涉及以下考虑因素：

*亚阈值摆幅：亚阈值摆幅是指Vgs范围，在此范围内FET处于亚阈值区域。

*亚阈值斜率：亚阈值斜率是指Id与Vgs的半对数图中的斜率。

*击穿电压：击穿电压是FET进入击穿区域的Vgs值。

*热稳定性：Vth随着温度的变化而变化。热稳定性对于确保电路在不同温度下稳定运行至关重要。

通过仔细考虑这些因素，工程师可以设计出高能效、高性能的亚阈值电路。第二部分亚阈值电路的优点和限制关键词关键要点【低功耗】

1.亚阈值电压下的晶体管在亚阈值区域工作，漏电流极低，从而显著降低功耗。

2.低功耗使得亚阈值电路适用于可穿戴设备、无线传感器网络和物联网等对电池寿命要求较高的应用。

3.通过优化电路设计，可进一步降低功耗，例如使用脉冲触发器、事件驱动架构或能量回收技术。

【高集成度】

亚阈值电路的优点

1.极低的功耗：

亚阈值操作显著降低了MOSFET的漏电流，从而大幅减少功耗。这对于低功耗便携式设备和能源受限的应用至关重要。

2.较高的增益：

亚阈值电路中，MOSFET的跨导在较低栅极电压下增加，导致较高的增益。这对于需要高灵敏度和低噪声的模拟电路是有利的。

3.面积效率：

亚阈值电路中的MOSFET可以在较低的阈值电压下工作，从而减小器件尺寸。这可以提高芯片面积效率，尤其是在集成大规模电路中。

4.阈值电压灵活性：

亚阈值电路允许通过调整栅极电压来调整其阈值电压。这种灵活性使设计人员能够优化电路性能以满足特定要求。

5.宽温度范围：

亚阈值电路在宽温度范围内表现稳定，因为亚阈值电流对温度变化不敏感。这对于需要在极端环境中运行的系统很有价值。

亚阈值电路的局限性

1.较慢的速度：

在亚阈值操作下，MOSFET的载流子迁移率降低，导致较慢的速度和较长的传输延迟。这对于需要高性能的数字电路来说是一个挑战。

2.过程变异性：

亚阈值电路对过程变异非常敏感，因为较低的阈值电压导致器件特性之间的差异更大。这需要额外的设计技术来补偿变异性。

3.较低的噪声容限：

亚阈值电路的较低阈值电压使其更容易受到噪声干扰。这可能导致电路不稳定和性能下降。

4.精确控制难度：

在亚阈值操作下控制MOSFET的电流非常困难，因为亚阈值电流对栅极电压和温度的变化非常敏感。这需要精确的电路设计技术。

5.线性度限制：

亚阈值电路在宽范围内表现出非线性行为，这限制了其在模拟电路中的适用性，例如放大器和滤波器。

6.可靠性问题：

亚阈值电路中MOSFET的长期可靠性是一个关注点，因为较低的阈值电压可能会随着时间的推移而导致器件降级。

7.寄生效应的影响：

亚阈值电路中的寄生电容和电阻的影响更大，因为较低的阈值电压导致较弱的栅极控制。这需要仔细的寄生效应建模和补偿。第三部分亚阈值CMOS逻辑电路的特性亚阈值CMOS逻辑电路的特性

简介

亚阈值CMOS逻辑电路利用晶体管在亚阈值区域工作，该区域位于阈值电压以下，通常在0.2-0.4V范围内。该区域的工作特点与传统CMOS逻辑电路的超阈值区域显著不同，导致了一系列独特的特性和优势。

特性

1.超低功耗

亚阈值CMOS逻辑电路的主要优点是超低功耗。晶体管在亚阈值区域工作时，漏电流非常小，这使得电路功耗比超阈值电路低几个数量级。

2.可调阈值电压

亚阈值电压不是一个固定的参数，而是可以通过工艺调谐和偏置电压进行调节。这使得设计人员可以优化功耗、性能和阈值电压之间的权衡。

3.温度稳定性

亚阈值CMOS逻辑电路对温度变化不敏感。这是因为亚阈值电流主要由热激发产生，而不是载流子浓度，后者对温度变化很敏感。

4.临界尺寸缩放

亚阈值CMOS逻辑电路的临界尺寸可以缩小到传统CMOS电路无法实现的水平。这导致了面积效率的提高和集成度提升。

5.输入输出特性

亚阈值CMOS逻辑电路的输入输出特性是非线性的。在输入很低时，输出接近零。随着输入的增加，输出逐渐上升，在输入接近电源电压时饱和。这种非线性特性对于实现某些功能（如模拟电路）很有用。

6.噪声容限

亚阈值CMOS逻辑电路对噪声相对不敏感。这是因为亚阈值电流的噪声较小，并且电路的非线性特性可以抑制噪声的影响。

7.带宽和速度

亚阈值CMOS逻辑电路的带宽和速度比超阈值电路低，但对于低功耗应用来说通常是足够的。

应用

亚阈值CMOS逻辑电路在低功耗应用中非常有用，例如：

*便携式电子设备

*无线传感器网络

*RFID标签

*可穿戴设备

*生物医学植入物

设计挑战

虽然亚阈值CMOS逻辑电路具有许多优势，但也存在一些设计挑战：

*较高的漏电流：尽管漏电流很小，但在某些情况下仍可能是一个问题。

*阈值电压变化：阈值电压的变化可能会影响电路性能。

*静电放电：亚阈值CMOS逻辑电路对静电放电更加敏感。

*布局挑战：亚阈值CMOS逻辑电路的布局可能比超阈值电路更复杂。

总结

亚阈值CMOS逻辑电路是一种独特的技术，提供超低功耗和可调阈值电压等特性。虽然存在一些设计挑战，但亚阈值CMOS在低功耗应用中具有巨大的潜力。通过仔细设计和工艺调谐，可以实现高性能和能效。第四部分亚阈值逻辑门的设计技术关键词关键要点【亚阈值电压下电压转换设计技术】：

1.采用低阈值电压晶体管，降低转换阈值电压。

2.优化栅极尺寸和掺杂，增强晶体管的开关能力。

3.引入负反馈机制，提高噪声容限和转换精度。

【亚阈值电压下逻辑门设计技术】：

亚阈值逻辑门的设计技术

概述

亚阈值逻辑门是一种在亚阈值电压下工作的逻辑门，与传统CMOS逻辑门相比，具有功耗低、面积小和耐噪声强的优点。亚阈值逻辑门的设计技术主要包括：

1.薄氧化层晶体管(EOT)

EOT晶体管是亚阈值逻辑门设计中最关键的器件。通过减薄栅极氧化层，可以降低阈值电压，实现亚阈值操作。EOT晶体管的阈值电压通常在0.2V至0.5V之间。

2.高阈值电压晶体管

高阈值电压晶体管用于防止亚阈值逻辑门中的漏电流。这些晶体管的阈值电压高于EOT晶体管，通常在0.5V至1.0V之间。

3.电流镜

电流镜是一种电流源，用于为EOT晶体管提供恒定电流。这对于确保亚阈值逻辑门的稳定性和鲁棒性至关重要。

4.输出缓冲器

输出缓冲器用于将亚阈值逻辑门的低输出电流放大，使其能够驱动后续电路。输出缓冲器通常采用级联结构，以获得所需的增益和驱动能力。

具体设计技术

1.静态门

静态门是最常见的亚阈值逻辑门类型。它们使用EOT晶体管和高阈值电压晶体管来实现亚阈值操作。静态门具有功耗低和面积小的优点，但速度慢。

2.动态门

动态门利用电容存储节点电压，以实现更快的速度。它们比静态门复杂，但功耗更高。

3.级联门

级联门将多个亚阈值逻辑门级联在一起，以实现更复杂的功能。级联门的功耗较低，但速度慢。

4.半动态门

半动态门结合了静态门和动态门的优点。它们使用电容存储节点电压，同时还使用静态电流源来保持节点状态。半动态门具有功耗低、速度快和面积小的优点。

设计注意事项

在设计亚阈值逻辑门时，需要考虑以下注意事项：

*漏电流：EOT晶体管具有固有的漏电流，需要通过高阈值电压晶体管和其他技术来控制。

*噪声容差：亚阈值逻辑门对噪声敏感，需要使用噪声容错技术来确保可靠性。

*速度：亚阈值逻辑门通常比传统CMOS逻辑门慢，需要根据应用要求进行权衡。

*面积：EOT晶体管具有较小的尺寸，可以实现高集成度。

应用

亚阈值逻辑门广泛应用于以下领域：

*低功耗电子设备：亚阈值逻辑门的低功耗特性使其适用于可穿戴设备、传感器和物联网设备。

*耐噪声应用：亚阈值逻辑门的噪声容差使其适用于恶劣环境中的电子设备。

*模拟电路：亚阈值逻辑门可以集成到模拟电路中，以实现复杂的模拟功能。第五部分亚阈值运算放大器的设计考虑关键词关键要点亚阈值运算放大器的设计考虑

【功耗优化】

1.采用低工作电压，减少器件的动态功耗。

2.使用宽通道器件，降低器件的亚阈值摆幅，从而降低静态功耗。

3.探索功耗优化技术，如动态偏置和关断机制。

【增益增强】

亚阈值运算放大器的设计考虑

1.低功耗和高能效

亚阈值运算放大器的主要优点之一是其低功耗特性。通过操作晶体管在亚阈值区域，可以显著降低功耗。亚阈值斜率（subthresholdslope）是衡量亚阈值电流与栅极电压之间关系的参数，越小的斜率表示更陡峭的开关特性和更低的漏电流。

2.低输入失调电压

输入失调电压（VOS）是理想运算放大器与实际运算放大器之间的输入电压差。在亚阈值运算放大器中，VOS会受到各种因素的影响，包括晶体管错配、工艺变化和温度变化。通过仔细考虑器件尺寸、布局和工艺技术，可以最小化VOS。

3.高增益

亚阈值运算放大器的增益通常较低，原因是亚阈值条件下晶体管的跨导降低。通过使用级联多级放大器或采用反馈技术，可以提高增益。

4.宽输入共模范围

输入共模范围（CMRR）是指运算放大器可以放大差分信号而抑制共模信号的范围。在亚阈值运算放大器中，CMRR会受到亚阈值晶体管的漏电流的影响。通过使用共源共栅级或差分输入级，可以提高CMRR。

5.稳定性

亚阈值运算放大器可能在高增益时不稳定。通过使用适当的补偿技术，如Miller补偿、电阻电容（RC）补偿或相位裕度补偿，可以确保稳定性。

6.非理想效应

亚阈值运算放大器中存在一些非理想效应，需要考虑。其中包括：

*沟道长度调制：当漏极-源极电压增加时，沟道长度会减小，导致漏电流增加。

*漏极注入效应：当漏极电压增加时，漏极结的注入电流会增加，从而增加漏电流。

*历史效应：亚阈值晶体管中的栅极电压历史会影响后续的漏电流。

7.器件建模

为了准确表征亚阈值运算放大器的行为，需要使用经过验证的器件模型。这些模型应包括所有亚阈值效应，例如沟道长度调制、漏极注入效应和历史效应。

8.工艺优化

亚阈值运算放大器的性能很大程度上取决于工艺技术。通过优化晶体管尺寸、掺杂浓度和布局，可以提高器件的性能。

9.设计工具

专门用于亚阈值电路设计的计算机辅助设计（CAD）工具对于优化性能至关重要。这些工具可以帮助模拟器件行为，分析非理想效应并优化设计参数。

10.应用考虑

亚阈值运算放大器适用于各种低功耗应用，包括：

*传感器接口

*生物医学仪器

*可穿戴设备

*能量收集器第六部分亚阈值存储器的应用领域关键词关键要点移动计算

1.低功耗特性使亚阈值存储器非常适合电池供电的移动设备，可延长电池续航时间。

2.亚阈值电路的紧凑尺寸允许在较小的芯片面积内集成更多存储器，从而实现更轻薄的移动设备。

3.亚阈值存储器的非易失性确保数据在设备关闭后仍可保留，提高了数据安全性。

物联网设备

1.亚阈值存储器具有极低的功耗，非常适合需要长期续航的物联网设备，可减少电池更换或充电的频率。

2.亚阈值电路的低电压要求与物联网设备中常见的低功率微控制器兼容，简化了系统设计。

3.亚阈值存储器的低成本优势降低了物联网设备的总体成本，使其更易于部署和普及。

可穿戴设备

1.极低的漏电电流使亚阈值存储器适合于对功耗敏感的可穿戴设备，可延长设备的使用时间。

2.亚阈值电路的软错误率低，提高了可穿戴设备中存储数据的可靠性和完整性。

3.亚阈值存储器可集成到柔性基板上，与可弯曲的设备兼容，为可穿戴技术的发展提供了新的可能性。

神经形态计算

1.亚阈值存储器具有模拟特性，可实现存储和处理一体化，适合模拟神经元和突触的行为。

2.亚阈值电路的低功耗和并行处理能力使神经形态系统能够高效地执行复杂计算任务。

3.亚阈值存储器可以提供高密度非易失性存储，满足神经形态系统对大容量存储的需求。

密码学

1.亚阈值电路的非线性特性使其对各种密码学操作非常有用，如密钥生成、加密和解密。

2.亚阈值存储器可实现安全密钥存储，提高嵌入式系统的安全性。

3.亚阈值电路的侧信道特性较低，可以抵御侧信道攻击，增强密码系统的安全性。

嵌入式系统

1.亚阈值存储器具有很高的密度，可以显著提高嵌入式系统的存储容量，满足越来越多的数据需求。

2.低功耗和低电压要求使亚阈值电路与各种嵌入式处理器兼容，降低了系统设计的复杂性。

3.亚阈值存储器的非易失性简化了嵌入式系统的启动和恢复过程，提高了系统的可靠性和易用性。亚阈值存储器的应用领域

亚阈值存储器（STTRAM）是一种新型的非易失性存储器技术，因其超低功耗、高密度和可扩展性等优点而备受关注。STTRAM利用亚阈值电压下的隧道磁阻效应（TMR）来存储数据，具有优异的性能和电气特性。其应用领域广泛，包括：

移动计算：

*智能手机、平板电脑和可穿戴设备等移动设备对低功耗和紧凑型存储解决方案的需求不断增长。STTRAM的超低功耗和高密度特性使其成为这些设备的理想存储选择。

物联网（IoT）：

*IoT设备需要节能的存储解决方案来延长电池寿命。STTRAM的低功耗特性使其非常适合传感器、执行器和其他低功耗IoT设备。

嵌入式系统：

*嵌入式系统通常在资源受限的环境中运行，需要低功耗、高可靠性的存储器。STTRAM可以满足这些要求，提供持久的数据存储和低功耗操作。

计算机存储：

*服务器、台式机和笔记本电脑等计算机系统需要大容量、高性能的存储器。STTRAM的高密度和快速的读写速度使其成为传统存储技术的潜在替代品。

汽车电子：

*汽车电子系统需要可靠、耐用的存储解决方案。STTRAM的非易失性和对环境因素的耐受性使其适用于汽车应用，例如仪表盘、导航系统和驾驶辅助系统。

军事和航空航天：

*军事和航空航天应用需要轻量级、抗辐射的存储解决方案。STTRAM的低功耗、紧凑型和耐辐射特性使其成为这些领域的理想选择。

医学设备：

*医疗设备需要可靠、安全的存储解决方案来存储患者数据和其他关键信息。STTRAM的非易失性和低功耗使其适用于植入式设备、监护仪和其他医疗应用。

其他应用：

*此外，STTRAM还可以应用于以下领域：

*边缘计算

*人工智能和机器学习

*数据中心

*云存储

*尖端计算

随着STTRAM技术的持续发展，其应用领域有望进一步扩大，为各种电子设备和系统提供节能、高密度和可靠的存储解决方案。第七部分亚阈值电路的噪声和可靠性影响亚阈值电路的噪声和可靠性影响

在亚阈值电压下运行的电路具有独特的噪声和可靠性特性，与超阈值电路有显着差异。这些特性对亚阈值电路的设计和应用产生重大影响。

噪声

*热噪声：在亚阈值区域，由于栅极氧化物和沟道的低载流子浓度，热噪声会变得更加显着。热噪声功率谱密度(PSD)与载流子浓度成反比，因此在亚阈值区域会增加。

*闪变噪声：亚阈值电路中的闪变噪声比超阈值电路更高。这是由于载流子在势垒处隧穿呈现统计波动造成的。较低的栅极电压导致更长的隧穿时间，这会增加闪变噪声。

*低频噪声：亚阈值电路中的低频噪声（1/f噪声）也比超阈值电路更高。这主要是由于沟道缺陷和陷阱引起的。较低的载流子浓度使得缺陷和陷阱对电路性能的影响更大。

可靠性

*偏置温度不稳定性(BTI)：亚阈值电路对BTI更加敏感。这是因为在亚阈值区域，沟道载流子浓度低，对阈值电压变化更加敏感。BTI会导致阈值电压漂移，从而影响电路的性能和可靠性。

*时间依赖介电击穿(TDDB)：亚阈值电路的TDDB耐久性也可能降低。这是因为在亚阈值区域，栅极氧化物中的电场更高，这会加速介电击穿过程。

*电迁移：在亚阈值电路中，电迁移也是一个潜在的可靠性问题。较低的载流子浓度会导致载流子密度更高，这可能会导致电迁移失效。

影响

亚阈值电路中噪声和可靠性特性的变化会对电路的设计和应用产生重大影响：

*噪声裕量：噪声特性会影响亚阈值电路的噪声裕量。更高的噪声水平需要更大的噪声裕量来保证可靠性能。

*功耗：噪声和可靠性问题可能会限制亚阈值电路的功耗降低。为了获得足够的噪声裕量和可靠性，可能需要更高的电源电压或更大的晶体管尺寸。

*可靠性测试：亚阈值电路的可靠性测试需要针对其独特的噪声和可靠性特性进行专门设计。传统的测试方法可能无法充分表征这些特性。

*应用：亚阈值电路的噪声和可靠性特性限制了其在某些应用中的使用。例如，它们可能不适合低噪声或高可靠性要求的应用。

应对措施

可以通过多种技术来应对亚阈值电路的噪声和可靠性挑战：

*噪声抑制技术：诸如斩波器和相关双采样等技术可以用于降低噪声的影响。

*可靠性增强技术：可以通过使用高介电常数栅极氧化物、减小晶体管尺寸和使用冗余结构来提高可靠性。

*电路设计优化：电路设计可以优化以最大限度地减少噪声和可靠性问题。这包括使用适当的偏置条件、优化晶体管尺寸和布局。

总之，亚阈值电路的噪声和可靠性特性与超阈值电路有显着差异。这些特性需要在电路设计和应用中仔细考虑，以确保可靠性能和优化功耗。通过采用适当的技术和优化设计，可以成功地利用亚阈值电路的低功耗优势，同时减轻其噪声和可靠性挑战。第八部分亚阈值电路的功耗优化策略关键词关键要点主题名称：门限电压调节

-通过调制晶体管的门限电压（Vth），可以在亚阈值条件下优化功耗和性能。

-降低Vth可以降低泄漏电流，减小功耗，但会增加亚阈值摆幅，影响电路鲁棒性。

-适当地选择Vth可以平衡功耗和性能，从而实现最佳的功耗优化。

主题名称：负载电容优化

亚阈值电路的功耗优化策略

1.电源电压优化

*降低电源电压是减少亚阈值电路功耗的最直接方法。

*电源电压降低会减小阈值电压和亚阈值摆幅，从而降低栅极泄漏电流。

*然而，电源电压的降低也会限制电路的速度和驱动能力。

2.阈值电压优化

*提高阈值电压可以降低栅极泄漏电流，从而降低功耗。

*然而，阈值电压的提高也会增加导通电阻，从而降低电路的速度。

*优化阈值电压需要权衡功耗和性能。

3.尺寸优化

*减小晶体管尺寸可以降低栅极电容和寄生电容，从而降低动态功耗。

*然而，减小晶体管尺寸也会增加导通电阻，从而降低电路的速度。

*尺寸优化需要权衡功耗、速度和面积。

4.身体偏置技术

*身体偏置技术通过调节晶体管体的偏置电压来控制漏电流。

*反向身体偏置可以降低栅极漏极泄漏电流和亚阈值摆幅，从而降低功耗。

*正向身体偏置可以提高晶体管的驱动能力，但会增加功耗。

5.字长优化

*对于某些应用，字长优化可以有效降低功耗。

*例如，对于二进制加法器，使用较小的字长可以减少需要计算的位数，从而降低功耗。

6.时钟门控技术

*时钟门控技术通过在不活动时关闭时钟信号来降低动态功耗。

*这可以有效减少未使用时晶体管的切换活动。

7.休眠电源门控技术

*休眠电源门控技术通过在不活动时断开电路的电源来降低静态功耗。

*这可以有效关闭未使用电路部分，从而实现极低的功耗。

8.漏电流补偿技术

*漏电流补偿技术通过使用外部电路或反馈回路来补偿亚阈值电路的漏电流。

*这可以保持电路功能，同时降低静态功耗。

9.敏感度优化

*对于某些应用，优化电路对输入信号的敏感度可以降低功耗。

*例如，对于传感器接口电路，灵敏度降低可以允许使用更低的电源电压。

10.电路拓扑优化

*电路拓扑优化可以探索不同的电路设计来实现更低的功耗。

*例如，使用具有较低开关电容的电路拓扑或使用多阈值电压设计可以降低功耗。

数据与示例

*在90nm工艺中，降低电源电压从1.2V到0.8V可以将静态功耗降低60%。

*提高阈值电压从0.4V到0.6V可以将栅极漏极泄漏电流降低75%。

*使用反向身体偏置可以将亚阈值摆幅降低100mV，从而将栅极漏极泄漏电流降低50%。

*时钟门控技术可以将动态功耗降低20%至50%。

*休眠电源门控技术可以将静态功耗降低90%至99%。

总结

通过应用这些功耗优化策略，可以在不显著牺牲性能的情况下显着降低亚阈值电路的功耗。优化方法的选择取决于具体的应用和设计约束。关键词关键要点主题名称：亚阈值电容控制电路

关键要点：

1.通过在晶体管栅极上加载一个电容，可以在亚阈值区域调节晶体管的阈值