《数字电子技术》课件第4章 触发器

第

4章触发器内容提要：本章主要介绍了基本触发器、同步触发器和边沿触发器的电路构成、功能特性、工作方式和应用等，然后简单介绍了触发器的功能转换和电气特性，总结本章所学几种触发器的功能。4.1概述

触发器：Flip-Flop，简写为FF，又称双稳态触发器。基本特性(1)有两个稳定状态(简称稳态)，正好用来表示逻辑

0

和

1。(2)在输入信号作用下，触发器的两个稳定状态可相互转换

(称为状态的翻转)。输入信号消失后，新状态可长期保持下来，因此具有记忆功能，可存储二进制信息。一个触发器可存储1位二进制数码触发器的作用触发器有记忆功能，由它构成的电路在某时刻的输出不仅取决于该时刻的输入，还与电路原来状态有关。而门电路无记忆功能，由它构成的电路在某时刻的输出完全取决于该时刻的输入，与电路原来状态无关；触发器和门电路是构成数字电路的基本单元。触发器的分类根据逻辑功能不同分为

RS

触发器

D

触发器

JK

触发器

T

触发器

T

触发器根据触发方式不同分为

电平触发器边沿触发器主从触发器根据电路结构不同分为基本

RS

触发器同步触发器主从触发器边沿触发器触发器逻辑功能的描述方法

主要有特性表、特性方程、驱动表(又称激励表)、状态转换图和波形图(又称时序图)等。4.2基本

RS触发器

4.2.1由与非门组成的基本

RS触发器

1.电路结构及逻辑符号QQG1G2QQSRSDRDQQQ=1，Q=0时，称为触发器的1状态，记为Q=1；Q=0，Q=1时，称为触发器的0状态，记为Q=0。RSD置0端，也称复位端。

R即Reset置1端，也称置位端。

S即SetBasicFlip-Flop信号输入端互补输出端，正常工作时，它们的输出

状态相反。低电平有效工作原理QQSDRDG1G211011000SDRD

功能说明输入QQ输出2.工作原理及逻辑功能011110触发器被置0

触发器置0102.工作原理及逻辑功能QQSDRDG1G211011000SDRD功能说明输入QQ输出100111触发器被置1

触发器置010

触发器置1012.工作原理及逻辑功能QQG1G211011000

功能说明输入QQ输出11

触发器置010

触发器置101

触发器保持原状态不变不变&&G2门输出SDRD2.工作原理及逻辑功能QQSRG1G2

输出状态不定(禁用)不定11011000SR功能说明输入QQ输出

触发器置010

触发器置101

触发器保持原状态不变不变0011输出既非0状态，也非1状态。当R

和

S同时由0变1时，输出状态可能为0，也可能为1，即输出状态不定。因此，这种情况禁用。特性表3.逻辑功能的特性表描述次态现态指触发器在输入信号变化前的状态，用Qn

表示。指触发器在输入信号变化后的状态，用Qn+1表示。触发器次态与输入信号和电路原有状态之间关系的真值表。00001×触发器状态不定0×1010100触发器置000101101触发器置1111110011触发器保持原状态不变说明Qn+1QnSR与非门组成的基本RS触发器特性表

置0端R

和置1端S

低电平有效。禁用R

=S

=0。称约束条件注意波形分析举例解：[例]设下图中触发器初始状态为

0，试对应输入波形画出

Q和

Q的波形。QQSRSRSR初态为0，故保持为0。保持QQ4.2.2或非门组成的基本RS触发器4.3同步触发器

SynchronousFlip-Flop实际工作中，触发器的工作状态不仅要由触发输入信号决定，而且要求按照一定的节拍工作。为此，需要增加一个时钟控制端CP。

CP即ClockPulse，它是一串周期和脉宽一定的矩形脉冲。

具有时钟脉冲控制的触发器称为时钟触发器，又称钟控触发器。同步触发器是其中最简单的一种，而基本RS触发器称异步触发器。4.3.1同步RS触发器1.电路组成及逻辑符号4.3同步触发器图4-3同步RS触发器逻辑图和逻辑符号(一)同步

RS触发器QQG1G2SRG3G4CPQ3Q44.3.1同步

RS触发器工作原理★CP=0时，G3、G4被封锁，输入信号R、S不起作用。基本RS触发器的输入均为1，触发器状态保持不变。★CP=1时，G3、G4解除封锁，将输入信号

R和S取非后送至基本

RS触发器的输入端。0111SR——电路结构与工作原理

基本

RS

触发器增加了由时钟

CP

控制的门

G3、G4QQ1SC11R

QQG1G2SRG3G4CPQ3Q4不定11001110Qn00Qn+1SRRS功能

R、S信号高电平有效SSDRRDRDSD2.带异步置位端逻辑功能与逻辑符号异步置0端RD和异步置1端SD不受CP控制。实际应用中，常需要利用异步端预置触发器值(置0或置1)，预置完毕后应使RD=SD=1。SCPR3.特性方程(次态方程)、状态转移图图4-5同步RS触发器卡诺图和状态转移图

CP=1期间有效

RDCPRQQ1SSC1CPR1RRSVCCRDS解：[例4-1]试对应输入波形画出下图中

Q端波形。原态未知QVCCRD4.时序图RD

5.主要特点（1）时钟电平控制（2）R、S之间存在约束关系图4-8同步RS触发器波形图

4.3.2同步D触发器

1．电路组成及逻辑符号

同步RS触发器有两个输入端，有时需要只有一个输入端的触发器，于是将RS触发器接成图4-9（a）所示的形式，这样就构成了只有单输入端的同步D触发器，逻辑符号如图4-9（b）所示。图4-9D触发器逻辑图和逻辑符号G1G2G3G4(二)同步

D触发器DQQ1S1RC1CP

CPDQn+1说明10101置0置10Qn不变同步D触发器功能表

称为D功能特点：Qn+1跟随D信号2.逻辑功能等效3.特性方程和状态图

Q

n+1＝D

CP=1期间有效解：[例4-2]已知CP和波形，试对应输入波形画出下图中

Q端波形(设触发器初始状态为

0)。QQ1DDC1CPDCPQCP

=

0，同步触发器状态不变初始状态为

0CP

=

1，同步

D

触发器次态跟随

D

信号

同步触发器在CP=1期间能发生多次翻转，这种现象称为空翻4.时序图5．主要特点（1）时钟电平控制，无约束条件（2）CP=1时跟随，下降沿到来时才锁存6.总结：

D触发器的特性表、特性方程、驱动表和状态转换图

由触发器现态和次态的取值来确定输入信号取值的关系表，又称激励表。

用圆圈及其内的标注表示电路的所有稳态，用箭头表示状态转换的方向，箭头旁的标注表示状态转换的条件。

它们是触发器逻辑功能的不同描述方法，也是时序逻辑电路逻辑功能的描述方法。00011011DQn

Qn+1特性方程Qn+1=D001101010011Qn+1QnDD触发器特性表

00001111D触发器驱动表

000110110011无约束Qn+1在D=0时就为0，与Qn

无关。0001101101D=1D=0D

=

0D=1Qn+1在D=1时就为1，与Qn无关。6.总结：

D触发器的特性表、特性方程、驱动表和状态转换图同步D触发器状态转换图4.3.3同步JK触发器1.电路组成及逻辑符号图4-13同步JK触发器逻辑图和逻辑符号(三)同步

JK触发器2.逻辑功能功能表

电路图1说明Qn+1KJCP称为JK功能，即

JK=00时保持；

JK=11时翻转；

J

K时Qn+1值与J相同。不变Qn00置0010翻转11置1101不变Qn××0Qn约束条件自动成立特性表

特性方程无约束条件状态转换图01J=0K=×10011111110100110001110000K010100Qn+1QnJ0

00

1110110111000J=1K=×J=×K=0J=×K=1卡诺图3.特性方程和状态图CP=1解：例4-3设触发器初始状态为

0，试对应输入波形画出Q端波形。JCPQQ1JJC1CPK1KKQCP=0时，同步触发器状态不变。CP=1时，触发器根据J、K信号取值按照JK功能工作。4.时序图5.同步触发器的特点同步触发器的触发方式为电平触发式

同步触发器的共同缺点是存在空翻

触发脉冲作用期间，输入信号发生多次变化时，触发器输出状态也相应发生多次变化的现象称为空翻。

空翻可导致电路工作失控。指时钟脉冲信号控制

触发器工作的方式

CP=1期间翻转的称正电平触发式；

CP=0期间翻转的称负电平触发式。

4.4无空翻触发器

4.4.1主从RS触发器

主从触发器具有主从结构，能够克服空翻现象的触发器。图4-16主从RS触发器（a）逻辑电路（b）逻辑符号

综上所述，主从触发器状态只能在

CP时刻发生翻转，其它时刻则保持不变.至于状态如何翻转，则由CP

之前最后的输入信号

值决定。

Q从Q从FF2SRFF1CPQ主Q主CP1S1RC11S1RC1主从RS触发器工作原理★CP=1期间，主触发器接受输入信号，从触发器被封锁，使主从RS触发器状态保持不变。★CP到达时，CP

=

0，CP

=

1。主触发器被封锁，并保持

CP到达之前的状态不变。这时从触发器工作，S从=

Q主，R从=

Q主，因此Q主=

0时，Q从置

0；Q主=

1时，Q从置

1，即Q从=

Q主，从触发器翻转到与主触发器相同的状态。1工作封锁0工作封锁10★CP=0期间，主触发器被封锁，保持CP到达之前的状态不变，Q从=

Q主，因此，主从RS触发器状态保持不变。Q=Q从图4-17主从RS触发器时序图主从RS触发器时序图4.4.2主从JK触发器（a）逻辑电路

（b）逻辑符号图4-18主从JK触发器逻辑电路及符号

主从J-K触发器的工作波形

主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP＝1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。QQC1CP1DDCP触发的边沿D触发器QQC1CPD具有异步端的边沿

D

触发器

1DSSDRRD执行

Qn+1

=

D11↑11在CP

时刻00↑11Qn×111保持不变Qn×011禁用不定态××00异步置11××01异步置00××10说明Qn+1DCPSDRD异步端低电平有效的

上升沿触发式D

触发器功能表4.4.3边沿触发器1.上升沿触发QQ1JJCP1KKC1CP触发的边沿JK触发器QQ1JJCP1KKC1CP触发的边沿JK触发器具有异步端的边沿

JK

触发器QQ1JJCP1KKRSC1RDSDQQ1JJCP1KKRSC1RDSD异步端低电平有效异步端高电平有效RRDSSDQn11↓11101↓11010↓11在CP↓时刻执行JK

功能Qn00↓11Qn××111保持不变Qn××011禁用不定×××00置11×××01置00×××10说明Qn+1KJCPSDRD异步端低电平有效的下降沿触发式JK

触发器功能表2.下降沿触发Master-SlaveFlip-FlopEdge-TriggeredFlip-Flop4.4.4主从触发器与边沿触发器比较工作特点：CP=1期间，主触发器接收输入信号；CP=0期间，主触发器保持CP下降沿之前状态不变，而从触发器接受主触发器状态。因此，主从触发器的状态只能在CP下降沿时刻翻转。

这种触发方式称为主从触发式。工作特点：只能在CP上升沿(或下降沿)时刻接收输入信号，因此，电路状态只能在CP上升沿(或下降沿)时刻翻转。这种触发方式称为边沿触发式。1.工作特点主从触发器边沿触发器主从触发器和边沿触发器有何异同？

只能在

CP边沿时刻翻转，因此都克服了空翻，可靠性和抗干扰能力强，应用范围广。2.相同处电路结构和工作原理不同，因此电路功能不同。为保证电路正常工作，要求主从

JK触发器的

J和

K信号在

CP=1期间保持不变；而边沿触发器没有这种限制，其功能较完善，因此应用更广。3.相异处单击此处将跳过刚才讲过的主从RS触发器内容在数字电路中，不仅经常用到RS、JK、D触发器，而且也会用到T和T’触发器。凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转的电路，即当T=0时能保持状态不变，T=1时一定翻转的电路，都称为T触发器。在T触发器中，如果使输入端T恒等于1，则构成翻转触发器，为了区别于T触发器，将之称为T’触发器。

图4-21触发器逻辑符号4.5T触发器和T＇触发器4.5.1T触发器和T＇触发器1.电路组成和符号2.逻辑功能T=1时，触发器可以对CP计数；T=0时，保持状态不变0

11 01 00

1 0 0 0 1 1 0 1 1Qn+1 Qn+1CP T Qn10T=1T=1T=0T=0有效可控计数触发器令JK触发器的输入J=K=TT触发器可以由JK触发器得到当J

=

K

=

1时，每来一个时钟脉冲触发器状态改变一次（即为计数状态），而当J

=

K

=

0时，每来一个时钟脉冲触发器状态保持不变当

T

=

1时，

触发器计数；当T=0

时，

触发器保持（1）T触发器逻辑功能实现（2）T’触发器的逻辑功能描述：T’触发器是T触发器当T恒为1的特别情况，即T’触发器用于直接对CP计数10计数触发器例4-4画出当T触发器的输入端为T=1时，即T’触发器的波形（假定负沿有效，Q初值为0）CPQT（或T’）触发器的逻辑符号决定于构成该触发器的JK（或D、RS）触发器的符号注意：T触发器和T’触发器的逻辑符号

每一种触发器都有自己固定的逻辑功能。在实际应用中往往需要各种类型的触发器，而市场上出售的触发器多为集成D触发器和JK触发器，如果想获得其他功能的触发器时，可以利用转换的方法获得具有其他功能的触发器。例如，可将JK触发器转换成D触发器、T触发器、T＇触发器，如图4-24所示。图4-24JK触发器转换成D、T、T＇触发器4.5.2触发器逻辑功能转换4.6集成触发器简介4.6.1集成边沿D触发器

74LS74触发器为TTL双上升沿D触发器，管脚排列如图4-25所示。图4-2574LS74管脚排列图74LS74D触发器74LS74D触发器为双上升沿D触发器，带有预置端和清零端，其逻辑符号如图所示：➖4.6集成触发器简介4.6.2集成边沿JK触发器

74LS112为下降沿双JK触发器，管脚排列如图4-26所示。

图4-2674LS112管脚排列图

VCC1RD2RD2CP2K2J2SD2Q

1CP

1K1J1SD1Q

1Q2Q

GND

16

9

74LS112

1

8

触发器和门电路是构成数字系统的基本逻辑单元。前者具有记忆功能，用于构成时序逻辑电路；后者没有记忆功能，用于构成组合逻辑电路。本章小结触发器有两个基本特性：①有两个稳定状态；②在外信号作用下，两个稳定状态可相互转换，没有外信号作用时，保持原状态不变。因此，触发器具有记忆功能，常用来保存二进制信息。一个触发器可存储1位二进制码