数字电子技术 第六版 课件 4ch3 加法器和数值比较器

第4章组合逻辑电路4.3

加法器和数值比较器4.3.1多位加法器4.3.2数值比较器实现多位二进制数加法运算的电路其低位进位输出端依次连至相邻高位的进位输入端，最低位进位输入端接地。因此，高位数的相加必须等到低位运算完成后才能进行，这种进位方式称为串行进位。运算速度较慢。其进位数直接由加数、被加数和最低位进位数形成。各位运算并行进行。运算速度快。4.3.1多位加法器

一、串行进位加法器

二、超前进位加法器4位串行进位加法器A3B3C3S3CO∑CIS2S1S0A2B2A1B1A0B0CO∑CICO∑CICO∑CICI加数A输入A3A2A1A0B3B2B1B0B3B2B1B0加数B输入低位的进位输出CO

依次加到相邻高位的进位输入端CI

。相加结果读数为

S3S2S1S0和数进位数超前进位加法器74HC28374HC283的逻辑符号A3A2A1A0B3B2B1B0CICOS0S1S2S3∑相加结果读数为S3S2S1S04位二进制加数B输入端4位二进制加数A输入端低位片进位输入端本位和输出端向高位片的进位输出

三、集成加法器的应用图示为两片74HC283构成的8位二进制加法器。低位片74HC283(1)没有进位输入信号，CI端接地，其进位输出端CO和高位片74HC283(2)的进位输入端CI直接相连就可以了。1.组成多位二进制加法器[例]

试用4位超前进位加法器74HC283设计一个将8421BCD码变换为余

3BCD码输出的电路。

由于余3BCD码为8421BCD码加0011，如取输入A3A2A1A0为8421BCD码，B3B2B1B0=0011，进位输入CI=0，则输出S3S2S1S0为余3BCD码。余3BCD码为

S3S2S1S0=8421BCD+0011解：余3码1A0A1A2A3B0B1B2B3CICOS0S1S2S3C3∑8421BCD码至为余3BCD码的转换电路8421BCD码2.

组成代码转换电路4032(正逻辑)、4038(负逻辑)外引脚相同三级串行加法器型号名称带快速进位4位二进制加法器

常用集成加法器74283、74LS283A、74F283、74HC283、74AHC283带超前进位4位二进制加法器两个4位8421BCD加法器74F583、74HC5837483A、74LS83A、74HC834.3.2数值比较器

DigitalComparator，又称数字比较器。用以比较两个数大小或相等的电路。10011001010101010000Y(A=B)Y(A<B)Y(A>B)BA输出输入

设输入的两个1位二进制数为A、B，输出比较的结果有三种情况：Y(A>B)

、

Y(A=B)、Y

(A<B)，有输出时为1

，否则为0

。

一、1位数值比较器

根据功能表写出输出逻辑函数表达式画逻辑图ABAABABBY(A<B)Y(A=B)Y(A>B)1位数值比较器逻辑图比较原理：从最高位开始逐位向低位进行比较。[例]比较A=A3A2A1A0和B=B3B2B1B0的大小。

若A3>B3，则A>B；若A3<B3，则A<B；若A3=B3，则需比较次高位。

若A3＝B3次高位A2>B2，则A>B；若A2<B2，则A<B；若A2=B2，则再去比较更低位。

依次类推，直至比较出结果为止。

二、4位数值比较器

A04位数值比较器74LS85逻辑功能示意图A1A2A3B0B1B2B3I(A<B)I(A=B)I(A>B)Y(A<B)Y(A=B)Y(A>B)74LS8512121315117146109345

4位数值比较器74LS85比较结果输出端级联输入端两组相比较的4位二进制数的输入端

电路应用提示：1.只比较两个4位二进制数时，将扩展端I(A<B)

和I（A>B）接低电平0，I(A=B)

接高电平1。2.当进行4位以上的二进制数比较时，应将低位数的数值比较器的输出端Y（A>B）、Y（A=B）

、Y（A<B）和高位片的级联输入端I（A>B）

、I（A=B）、I（A<B）对应相连。[例]

试用两片74LS85构成一个8位数值比较器。

根据多位二进制数的比较规则，在高位数值相等时，则比较结果取决于低位数。因此，应将两个8位二进制数的高4位接到高位片上，低4位数接到低位片上。解：

低位片的比较输出端Y(A>B)、Y(A=B)、Y(A<B)和高位片的级联输入端I(A>B)、I(A=B)

、I(A<B)对应相连。

低位数值比较器的级联输入端应取I(A>B)=I(A<B)=0、I(A=B)=1，这样，当两个8位二进制数相等时，比较器的总输出Y(A=B)=1。型号名称7485、74S85、7