数字电子技术 第二章 逻辑代数基础_第1页
数字电子技术 第二章 逻辑代数基础_第2页
数字电子技术 第二章 逻辑代数基础_第3页
数字电子技术 第二章 逻辑代数基础_第4页
数字电子技术 第二章 逻辑代数基础_第5页
已阅读5页,还剩101页未读 继续免费阅读

付费下载

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第二章逻辑代数基础本次课主要内容概述逻辑代数中的三种基本运算逻辑代数的基本公式和常用公式逻辑代数的基本定理逻辑函数及其表示方法数字电子技术2.1概述基本概念

逻辑:事物的因果关系 逻辑运算的数学基础:逻辑代数 在二值逻辑中的变量取值:

0/12.2逻辑代数中的三种基本运算

与(AND)或(OR)非(NOT)以A=1表示开关A合上,A=0表示开关A断开;

以Y=1表示灯亮,Y=0表示灯不亮;

三种电路的因果关系不同:与条件同时具备,结果发生Y=AANDB=A&B=A·B=ABABY0000100011或条件之一具备,结果发生Y=AORB=A+BABY0000110111非条件不具备,结果发生

AY0110几种常用的复合逻辑运算与非 或非 与或非几种常用的复合逻辑运算异或Y=AB′+A′B=A

BABY0000110110几种常用的复合逻辑运算同或Y=AB+A′B′=

A⊙BABY0010100011A

B=(A⊙B)′思考题

以下三个表达式都是正确的,说明其原理。

1+1=11+1=101+1=2 2.3.1基本公式

2.3.2常用公式2.3逻辑代数的基本公式和常用公式2.3.1基本公式根据与、或、非的定义,得表2.3.1的布尔恒等式序号公式序号公式101′

=0;0′=110

A=0111+A=121A=A120+A=A3AA=A13A+A=A4AA′=014A+A′=15AB=BA15A+B=B+A6A(BC)=(AB)C16A+(B+C)=(A+B)+C7A(B+C)=AB+AC17A+BC=(A+B)(A+C)8(AB)′=A′+B′18(A+B)′=A′B′9(A′)′=A证明方法:推演真值表公式(17)的证明(公式推演法):公式(17)的证明(真值表法):ABCBCA+BCA+BA+C(A+B)(A+C)00000000001000100100010001111111100011111010111111001111111111112.3.2若干常用公式序号公式21A+AB=A22A+A′B=A+B23AB+AB′=A24A(A+B)=A25AB+A′C+BC=AB+A′CAB+A′C+BCD=AB+A′C26A(AB)′=AB′;A′(AB)′=A′2.4逻辑代数的基本定理2.4.1代入定理

------在任何一个包含A的逻辑等式中,若以另外一个逻辑式代入式中A的位置,则等式依然成立。2.4.1代入定理应用举例:式(17)A+BC=(A+B)(A+C) A+B(CD)=(A+B)(A+CD) =(A+B)(A+C)(A+D)2.4.1代入定理应用举例:式(8)2.4逻辑代数的基本定理2.4.2反演定理

-------对任一逻辑式

变换顺序先括号,然后乘,最后加

不属于单个变量的上的反号保留不变2.4.2反演定理应用举例:对偶式:对任一逻辑式Y,将其中的“•”换成“+”,“+”换成“•”,“0”换成“1”,“1”换成“0”,得到YD,YD称为Y的对偶式。(1)若两个逻辑式相等,则它们的对偶式也相等。(2)对对偶式再求对偶得原函数本身。利用对偶式,有时可以简化对等式的证明。例如:2.4.3对偶定理2.5.1逻辑函数Y=F(A,B,C,······)------若以逻辑变量为输入,运算结果为输出,则输入变量值确定以后,输出的取值也随之而定。输入/输出之间是一种函数关系。注:在二值逻辑中, 输入/输出都只有两种取值0/1。2.5逻辑函数及其表示方法例:举重裁判电路2.5.2逻辑函数的表示方法真值表逻辑式逻辑图波形图卡诺图计算机软件中的描述方式(VHDL)各种表示方法之间可以相互转换真值表输入变量ABC····输出Y1Y2

····遍历所有可能的输入变量的取值组合输出对应的取值ABCY00000010010001101000101111011111举重裁判电路真值表逻辑式将输入/输出之间的逻辑关系用与/或/非的运算式表示就得到逻辑式。逻辑图用逻辑图形符号表示逻辑运算关系,与逻辑电路的实现相对应。波形图将输入变量所有取值可能与对应输出按时间顺序排列起来画成时间波形。各种表示方法之间的相互转换:真值表逻辑式举重裁判电路的真值表A=1,B=0,C=1使

AB′C=1A=1,B=1,C=0使ABC′=1A=1,B=1,C=1使

ABC

=1这三种取值的任何一种都使Y=1,所以

Y=?ABCY00000010010001101000101111011111Y=AB′C+ABC′+ABC=AB′C+AB=A(B′C+B)=A(B+C)真值表逻辑式:找出真值表中使Y=1的输入变量取值组合。每组输入变量取值对应一个乘积项,其中取值为1的写原变量,取值为0的写反变量。将这些变量相加即得Y。1.把输入变量取值的所有组合逐个代入逻辑式中求出Y,列表真值表逻辑式例:奇偶判别函数的真值表

Y=?ABCY00000010010001111000101111011110逻辑式逻辑图1.用图形符号代替逻辑式中的逻辑运算符。逻辑式逻辑图1.从输入到输出逐级写出每个图形符号对应的逻辑运算式。波形图真值表ABCY00000010010001101000101111011111最小项m:m是乘积项包含n个因子n个变量均以原变量和反变量的形式在m中出现一次对于n变量函数有2n个最小项2.5.3逻辑函数的两种标准形式

最小项之和最大项之积

最小项举例:两变量A,B的最小项三变量A,B,C的最小项最小项的编号:最小项取值对应编号ABC十进制数0000m00011m10102m20113m31004m41015m51106m61117m7最小项的性质在输入变量任一取值下,有且仅有一个最小项的值为1。全体最小项之和为1。任何两个最小项之积为0。两个相邻的最小项之和可以合并,消去一对因子,只留下公共因子。

------相邻:仅一个变量不同的最小项如逻辑函数最小项之和的形式:例:利用公式可将任何一个函数化为逻辑函数最小项之和的形式:例:利用公式可将任何一个函数化为逻辑函数最小项之和的形式:例:利用公式可将任何一个函数化为逻辑函数最小项之和的形式:例:逻辑函数最小项之和的形式:例:逻辑函数最小项之和的形式:例:逻辑函数最小项之和的形式:例:最大项:M是相加项;包含n个因子。n个变量均以原变量和反变量的形式在M中出现一次。如:两变量A,B的最大项对于n变量函数2n个最大项的性质在输入变量任一取值下,有且仅有一个最大项的值为0;全体最大项之积为0;任何两个最大项之和为1;只有一个变量不同的最大项的乘积等于各相同变量之和。最大项的编号:最大项取值对应编号ABC十进制数1117M71106M61015M51004M40113M30102M20011M10000M0逻辑函数的最大项之积形式

任何逻辑函数都可化为最大项之积的标准形式。如果已知逻辑函数为Y=∑mi时,定可将它化成编号为i以外的最大项之积。[例]

将逻辑函数转换成最大项表达式。2.5.4逻辑函数形式的变换逻辑函数的与或式(最常用)利用公式由则与或式→与非式与或式→与或非式逻辑函数的最简形式最简与或式

------包含的乘积项已经最少,每个乘积项的因子也最少,称为最简的与-或逻辑式。2.6逻辑函数的化简法常用的公式化简法

并项法

吸收法

消项法

消因子法

配项法2.6.1逻辑函数的公式化简法逻辑函数的公式化简法

一、并项法

利用公式将两项并成一项,消去一个变量。[例]

化简解:逻辑函数的公式化简法

二、吸收法

利用公式

A+AB=A,消去多余项AB。[例]

化简三、消项法

利用公式,消去多余项BC;利用公式,消去多余项BCD。[例]

化简逻辑函数的公式化简法四、消因子法

利用公式

,将多余因子消去。[例]

化简五、配项法

在不能直接运用公式、定理化简时,可以根据A+A=A在逻辑函数式中重复写入某项,或通过乘,进行配项再化简。[例]

化简公式化简法反复应用基本公式和常用公式,消去多余的乘积项和多余的因子。例:

公式化简法反复应用基本公式和常用公式,消去多余的乘积项和多余的因子。例:

2.6.1公式化简法反复应用基本公式和常用公式,消去多余的乘积项和多余的因子。例:

2.6.1公式化简法反复应用基本公式和常用公式,消去多余的乘积项和多余的因子。例:

2.6.1公式化简法反复应用基本公式和常用公式,消去多余的乘积项和多余的因子。例:

优点:不受变量数目的限制。缺点:没有固定的步骤可循;需要熟练运用各种公式和定理;在化简一些较为复杂的逻辑函数时还需要一定的技巧和经验;有时很难判定化简结果是否最简。逻辑函数的公式化简法2.6.2卡诺图化简法

逻辑函数的卡诺图表示法实质:将逻辑函数的最小项之和的形式以图形的方式表示出来以2n个小方块分别代表n变量的所有最小项,并将它们排列成表格,而且使几何位置相邻的两个最小项在逻辑上也是相邻的(只有一个变量不同),就得到表示n变量全部最小项的卡诺图。表示最小项的卡诺图二变量卡诺图三变量的卡诺图4变量的卡诺图表示最小项的卡诺图二变量卡诺图三变量的卡诺图4变量的卡诺图表示最小项的卡诺图二变量卡诺图三变量的卡诺图4变量的卡诺图五变量的卡诺图用卡诺图表示逻辑函数将函数表示为最小项之和的形式。在卡诺图上与这些最小项对应的位置上添入1,其余地方添0。用卡诺图表示逻辑函数例:用卡诺图表示逻辑函数

用卡诺图化简函数依据:具有相邻性的最小项可合并,消去不同因子。

在卡诺图中,最小项的相邻性可以从图形中直观地反映出来。合并最小项的原则:两个相邻最小项可合并为一项,消去一对因子四个排成矩形的相邻最小项可合并为一项,消去两对因子八个相邻最小项可合并为一项,消去三对因子两个相邻最小项可合并为一项,

消去一对因子化简步骤:

------用卡诺图表示逻辑函数

------找出可合并的最小项

------化简后的乘积项相加 (项数最少,每项因子最少)

用卡诺图化简函数卡诺图化简的原则化简后的乘积项应包含函数式的所有最小项,即覆盖图中所有的1。乘积项的数目最少,即圈成的矩形最少。每个乘积项因子最少,即圈成的矩形最大。例:0001111001ABC例:000111100011111101ABC例:000111100011111101ABC例:化简结果不唯一例:0001111000011110ABCD例:00011110001001011001111111101111ABCD约束项任意项逻辑函数中的无关项:约束项和任意项可以写入函数式,也可不包含在函数式中,因此统称为无关项。在逻辑函数中,对输入变量取值的限制,在这些取值下为1的最小项称为约束项在输入变量某些取值下,函数值为1或为0不影响逻辑电路的功能,在这些取值下为1的最小项称为任意项2.7具有无关项的逻辑函数及其化简

2.7.1约束项、任意项和逻辑函数式中的无关项2.7.2无关项在化简逻辑函数中的应用合理地利用无关项,可得更简单的化简结果。加入(或去掉)无关项,应使化简后的项数最少,每项因子最少······

从卡诺图上直观地看,加入无关项的目的是为矩形圈最大,矩形组合数最少。或写为解:用公式化简法0001111000101111101ABCD000111100001x0010x1011x0xx101x0xABCD000111100001x0010x1011x0xx101x0xABCD例:00011110000001011x0111xxxx1010xxABCD[例1]

某水库设有三个水位检测点,装有A、B、C三个干湿传感器,当传感器被水浸泡时输出1,否则(不浸水时)输出0。A为警戒水位点,B比警戒水位A高1米,C比警戒水位高2米。该水库有大小两个闸门GL、GS。防汛部规定当水位低于警戒水位A时,关闸蓄水。当水位超过A时,开小闸门GS放水,当水位超过B时,开启大闸门GL(关闭小闸门GS

)泄洪;当水位超过C时,大小闸门GLGS同时开启泄洪。如果用0表示闸门关闭,1表示闸门放水。闸门与水库水位之间的逻辑关系真值表如右:[例1]由题意知,A、B、C永远不可能取001、010、011和101,故与之对应的约束条件为∑d(1,2,3,5)=0[例1]ABC1101000110GL:011XXXX0ABC1101000110GS:110XXXX0[例2]

将下列逻辑函数化为最简与或函数式。四变量逻辑函数约束条件为m0+m1+

m2+

m4+

m8=0ABCD1100010001101110解:11111XXXXX000000化简结果:返回2.8用multisim进行逻辑函数的化简与变换例:已知逻辑函数Y的真值表如下,试用multisim求出Y的逻辑函数式,并将其化简为与-或形式ABCDY1000010010101001011X1100X110101110X11111ABCDY0000000011001000011X01000010110110101111数字电子技术基础实验实验二译码器与数据选择器一、实验目的1.理解用变量译码器实现逻辑函数的方法2.理解用数据选择器实现逻辑函数的方法3.掌握用数据选择器和译码器实现数据传输系统4.掌握数据选择器的扩展方法二、实验原理1.译码器

(变量、码制、显示)译码器是将一种数码转换为另一种数码的电路。二、实验原理1.译码器

(变量、码制、显示)74LS138内部逻辑图74LS138工作原理如下:

当一个选通端(S1)为高电平,另两个选通端()和()为低电平时,可将地址端(A0、A1、A2)的二进制编码在一个对应的输出端以低电平译出。二、实验原理74LS138功能表

无论从逻辑图还是功能表可以看到74LS138的八个输出管脚,任何时刻要么全为高电平1—芯片处于不工作状态,要么只有一个为低电平0,其余7个输出管脚全为高电平1。如果出现两个输出管脚在同一个时间为0的情况,说明该芯片已经损坏。二、实验原理74LS138引脚图

三个使能端:三线地址输入端:八线输出端:译码器输出低电平有效G1、G2A、G2BA2、A1、A0Y7——Y0二、实验原理2.数据选择器A1A0地址码D0D1D2D3数据输入Y输出四选一数据选择器示意图数据选择器又称多路转换器或多路开关,是多输入、单输出的组合逻辑电路。功能:从多个输入数据源中选择一个送往唯一通道输出。用途:

1)数据选择

2)实现复杂的逻辑函数。

输入

输出1×××

0000

0001

0010

0011

0100

0101

01100111

A2A1A0YYD0D0D1D2D3D4D5D6D7D1D2D3D5

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论